Atps Arquitetura E Organização De Computadores

FACULDADE ANHANGUERA EDUCACIONAL JUNDIAI

DISCIPLINA: ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

ATPS

Arquitetura e organização de computadores

ETAPA 1

Passo 1

Pesquise, no livro-texto e na bibliografia complementar, as principais características da arquitetura RISC, levantando principalmente informações sobre as diferenças desta abordagem para a abordagem CISC.

Passo 2

Pesquise, na bibliografia, as métricas de desempenho utilizadas na avaliação de processadores e máquinas computacionais. Analise quais se aplicam ao comparativo entre as abordagens RISC e CISC.

Caracterização da Estrutura RISC

Funções de comando criadas em um processador RISC consistem em várias instruções pequenas e individuais, que realizam apenas uma única tarefa. O software aplicativo (que deve ser compilado especialmente para um processador RISC) informa ao processador qual combinação de seus comandos menores deve ser executada para completar uma operação maior.

Todos os comandos RISC são do mesmo tamanho, existindo apenas uma maneira de carregá-los e armazená-los. Uma vez que cada comando já está na forma de micro código os processadores RISC não precisam de um passo extra para passar as instruções que eles recebem para uma unidade que transforme comandos complexos em micro códigos, dessa forma os comandos RISC são carregados de forma muito mais rápida do que os comandos

CISC.

Durante a compilação de um software para um chip RISC, o compilador determina quais comandos não dependerão do resultado de outros e, como estes comandos não dependem do resultado de outros, o processador pode executar até 10 comandos em paralelo simultaneamente.

Como o processador RISC trabalha com comandos mais simples, seu conjunto de circuitos também pode ser mais simples. Dessa forma os comandos RISC passam por um número menor de transistores em circuitos mais curtos, o que faz com que, em geral, os processadores RISC necessitem de apenas um clock por instrução. O número de clocks necessários para completar uma operação inteira depende do número de comandos que constituem essa operação.

A arquitetura RISC usa uma técnica chamada Pipelined. Pipelined é uma técnica de hardware criada com o objetivo de acelerar o processamento da informação. No Pipelined o hardware processa mais de uma instrução por vez, não esperando o término de uma instrução para que outra seja executada.

Houve uma mudança radical na arquitetura de computadores com a transição de CISC para

RISC. Os conjuntos de instruções foram mudados, sacrificando a compatibilidade binária para o desempenho. Ao se reduzir o conjunto de instruções, o tamanho do chip em que o processador cabia também era reduzido, permitindo que os desenvolvedores aumentassem a velocidade do clock e que o processador fosse “pipelineado”, tornando a necessidade de uma unidade de controle micro-codificada desnecessária.

Passo 3

Estenda a pesquisa realizada no Passo 1, criando uma relação das operações ou sequências de operações que favorecem a arquitetura RISC, e outra das que lhe são desfavoráveis em termos de desempenho, tomando-se como base de comparação a arquitetura CISC. A partir desta lista, selecione os parâmetros de teste que deverão compor o benchmark para a avaliação comparativa destas abordagens.

Características de processadores RISC

Característica Considerações

Menor quantidade de instruções que as máquinas CISC Simplifica o processamento de cada instrução

Execução otimizada de chamada de funções As máquinas RISC utilizam os registradores da CPU para armazenar parâmetros e variáveis em chamadas de rotinas e funções. Os processadores CISC usam mais a memória para a taresfa

Menor quantidade de modos de endereçamento As instruções são basicamente do tipo Load/Store, desvio e de operações aritméticas e lógicas, reduzindo seu tamanho.

A grande quantidade de modos de endereçamento dos CISC aumenta o tempo de execução das mesmas.

Utilização em larga escala de pipelining Um dos fatores principais que permite aos processadores RISC atingir seu objetivo de completar a execução de uma instrução pelo menos a cada ciclo de clock.

Desvantagens em relação aos processadores CISC

Qualidade de código O desempenho de um processador RISC depende diretamente do código gerado pelo programador. No caso de um algoritmo mal desenvolvido o processador pode gastar um tempo maior na execução das instruções

Expansão do código Um código originalmente compilado para uma máquina CISC pode ter seu tamanho expandido consideravelmente quando recompilado para uma máquina RISC.

Projeto de sistema A arquitetura RISC requer sistema de memória rápida para alimentar suas instruções e, na maioria dos casos, sistemas baseados nessa arquitetura costumam apresentar grande quantidade de memória Cache interna, encarecendo o projeto.

Passo 4

Pesquise, na bibliografia e na Internet, com o auxílio de ferramentas de busca <www.google.com.br>; <www.altavista.com.br>; <www.bing.com.br>, (Acessos em: 12 dez. 2010), algoritmos computacionais abertos para teste de desempenho (benchmark). Tais algoritmos são denominados “sintéticos”, por não reproduzirem condições reais de execução de programas, mas sim repetições exaustivas de um pequeno grupo de instruções. São exemplos de algoritmos sintéticos de código aberto os algoritmos “Dhrystone”, “Whetstone” e “LLCBech”. Salve o código fonte dos algoritmos localizados. Selecione e compile os algoritmos que melhor se aplicam ao teste dos parâmetros selecionados no Passo 2. Para criar o(s) programa(s), você ou seu grupo devem consultar o professor a respeito de quais linguagens e ambientes estão disponíveis nos laboratórios da sua unidade.

Benchmark

Em