MUX E DEMUX

MUX NO QUARTUS

O experimento executado teve como propósito construir um circuito multiplexador 8:1 a partir de multiplexadores 4:1 na ferramenta Altera Quartus II e testar o projeto preparado na placa de FPGA DE2.

O Altera Quartus II é uma ferramenta de software que possibilita a edição visual de circuitos lógicos e permite que o desenvolvedor compile projetos, simule a reação de um projeto a diferentes estímulos e configure o dispositivo de destino com o programador. Já o FPGA é um dispositivo lógico programável que suporta a implementação de circuitos digitais.

O experimento foi realizado tendo como direcionador um guia fornecido pelo professor da disciplina. O guia foi dividido em duas partes: a primeira parte era a preparação e a segunda era o experimento propriamente dito.

 Preparação

Ao abrir o Quartus II, seguiu-se cada passo que constava no guia para que se pudesse definir as configurações necessárias para a implementação do circuito. Após a realização de cada passo, foi possível construir o circuito que pode ser visto abaixo:

A lógica da operação desse circuito deve seguir a tabela-verdade do MUX 8:1 que é dada por:

S0 S1 S2 Q3

0 0 0 D0

0 0 1 D1

0 1 0 D2

0 1 1 D3

1 0 0 D4

1 0 1 D5

1 1 0 D6

1 1 1 D7

Para verificar se o circuito implementado estava funcionando corretamente, de acordo com a tabela-verdade, o guia nos instruía a fazer os estímulos de simulação. Foi preciso, para isso, definir o tempo final e a grade, dados pelo guia como sendo, 40μ s e 5μ s, respectivamente. Além disso, foi necessário importar os sinais do esquemático e criar os sinais de excitação. Para criar os sinais de excitação, foi preciso selecionar um sinal completo clicando à esquerda de seu nome e, em seguida, preencher os parâmetros de acordo com a tabela abaixo:

No nosso caso, as entradas X0, X1, X2, X3, X4, X5, X6 e X7 foram representadas por D0, D1, D2, D3, D4, D5, D6 e D7, a saída Y foi representada por Q3 e as entradas de seleção foram representadas da mesma forma que se encontram na tabela (S0, S1, S2).

Após o preenchimento correto dos parâmetros de acordo com a tabela acima, foi possível executar o simulador simplificado. Quando executado, o simulador forneceu a seguinte configuração:

Analisando as ondas de simulação apresentadas, é possível observar que o circuito foi implementado corretamente, pois as ondas seguiram o que estava previsto na tabela-verdade. Ou seja:

Quando S0=0, S1=0, S2=0, a saída Q3 foi D0.

Quando S0=0, S1=0, S2=1, a saída Q3 foi D1

Quando S0=0, S1=1, S2=0, a saída Q3 foi D2.

Quando S0=0, S1=1, S2=1, a saída Q3 foi D3.

Quando S0=1, S1=0, S2=0, a saída Q3 foi D4.

Quando S0=1, S1=0, S2=1, a saída Q3 foi D5.

Quando