Relatório Experimento 3 CD UnB
Casos: Relatório Experimento 3 CD UnB. Pesquise 861.000+ trabalhos acadêmicosPor: dejaime • 20/9/2013 • 476 Palavras (2 Páginas) • 543 Visualizações
PROCEDIMENTOS
A primeira etapa do experimento consistia na montagem e teste de um circuito de decisão de maioria com quatro entradas, onde 3 ou 4 valores TRUE resultariam em uma saída TRUE.
A expressão lógica para tal circuito seria, em sua forma básica, o seguinte:
onde a parte entre os colchetes seriam os casos com 3 valores TRUE e a parte fora dos colchetes, à direita, representa o caso com todas as entradas TRUE.
Simplificando essa função, e removendo algumas redundâncias, obtemos a fórmula:
agrupando-se os grupos e que podem ser evidenciados, temos:
que é equivalente à primeira forma, mas com menor necessidade de portas, gerando um circuito mais simples de ser montado, como visto na figura abaixo:
Figura 1 - Circuito descrito com as entradas A, B e D como TRUE.
O circuito, após montado e ligado a uma LED, se comportou como esperado, acendendo-a sempre que houvesem 3 ou 4 variáveis TRUE, como detalhado na tabela abaixo:
A
B
C
D
S
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
Tabela 1 - Tabela verdade para o circuito visto na Figura 1.
Para a segunda parte do experimento, foi necessária a modelagem de um circuito de decisão de maioria (com saída semelhante à Tabela 1 acima) usando somente portas NAND. Para tanto, fizemos a tradução direta das portas AND e OR do circuido visto na Figura 1, afim de obter o mesmo resultado. Removemos algumas portas NAND redundantes e ficamos com o circuito esquematizado na Figura 2, abaixo. Foram necessários 4 componentes com 4 portas NAND para a montagem do circuito.
Figura 2 - Circuito de decisão de maioria usando portas NAND.
A tabela verdade deste circuito, atendendo às espectativas, ficou exatamente igual à Tabela 1.
A
B
C
D
S
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
...