Arquitetura De Computadores: Processador IBM - Power PC. Arquitetura, Características E Principais Aplicações.

Arquitetura de Computadores:

Processador IBM – Power PC. Arquitetura, características e principais aplicações.

Arquitetura de Computadores:

Processador IBM – Power PC. Arquitetura, características e principais aplicações.

Trabalho sobre história, arquitetura, características,

evolução e principais aplicações dos processadores Power PC,

fabricado pela IBM.

Arquitetura de Computadores:

Processador IBM – Power PC. Arquitetura, características e principais aplicações

Índice

Capa..................................................................................................1

Folha de rosto....................................................................................2

Folha de aprovação...........................................................................3

Resumo.............................................................................................5

Arquitetura RISC...............................................................................6

Arquitetura PowerPC.........................................................................8

Características..................................................................................9

Modelo Conceitual............................................................................10

Registradores....................................................................................12

Pipeline do processador PowerPC....................................................13

Evolução da linha PowerPC..............................................................15

Sistemas Operacionais......................................................................18

Principais aplicações.........................................................................19

Prós do processador..........................................................................19

Considerações finais..........................................................................20

Bibliografia.........................................................................................21

Resumo

Na década de 70, os computadores somente possuíam a arquitetura CISC

que tinha em sua arquitetura um conjunto de instruções extensas, complexas e redundantes. Com surgimento da arquitetura RISC a partir do IBM801, está eliminou a redundância e metade dos circuitos que os outros computadores da época tinham.

Em 1993 surgiu o processador PowerPC, com a aliança AIM(Apple-IBM-Motorola) baseado na arquitetura RISC. Começou a ser utilizado em computadores da Apple como Macintosh 6100, mas com o passar dos anos está aliança foi desfeita e apenas a IBM passou a utilizar em seus computadores mais robustos o PowerPC até os dias de hoje.

1.0 Arquitetura RISC

A arquitetura RISC é constituída por um pequeno conjunto de instruções simples que são executadas diretamente pelo hardware, sem a intervenção de um interpretador (microcódigo). As instruções são executadas em apenas uma microinstrução. Só se tornaram viáveis devido aos avanços de software no

aparecimento de compiladores otimizados.O coração de todo computador é o datapath (ULA, registradores e os barramentos que fazem sua conexão); A característica das máquinas RISC é utilizar apenas uma instrução por ciclo do datapath (uma instrução é similar a uma microinstrução).

Projeto carrega/armazena, as referências à memória são feitas por instruções especiais de load/store. A Inexistência de microcódigo então aumenta a complexidade está no compilador, instruções de formato fixo, permitindo uso consistente do formato e facilitando a decodificação de instruções por controle fixo, o que torna mais rápido os dutos de controle.

O Conjunto reduzido de instruções, facilita a organização da UC de modo que esta tenha uma interpretação simples e rápida, utilização de pipeline, técnica de dividir a execução de uma instrução em estágios, permitindo a execução simultânea de múltiplas instruções à medida que um estágio é concluído, a instrução vai para a frente, no canal, e a instrução seguinte vai para aquele estágio como as instruções RISC são do mesmo tamanho, elas levam um ciclo para completar cada estágio de pipeline. Por exemplo, se uma instrução pode ser dividida em 4 fases, 4 instruções podem ser executadas simultaneamente.

Utilização de múltiplos conjuntos de registradores, a especificação de formatos e o número de instruções são os pontos mais enfocados quando se fala de arquitetura RISC, mas uma generalização bem feita da teoria RISC vai muito além, indicando uma predisposição para estabelecer livremente

compromissos de projeto através das fronteiras arquitetura/implementação e tempo de compilação/tempo de execução, de modo a maximizar

o desempenho medido em algum contexto específico.

Exemplo

V1 = V2 + V3 + V4 + V5 ( V1 a V5 - variáveis em

memória)

Processador CISC

Supondo instruções com 3 endereços,

Ocupando 3 palavras

V1 = V2 + V3

V1