TRABALHO SOBRE A ARQUITETURA DO PROCESSADOR

UNICAMP

MC722 - Projeto de Sistemas Computacionais

Professor Rodolfo Jardim de Azevedo

2° semestre de 2004

TRABALHO SOBRE A ARQUITETURA

DO PROCESSADOR

Fabio Rogério Piva RA 016013

Karina Mochetti Magalhães RA 016499

Tatiana Al-Chueyr Pereira Martins RA 017396

Engenharia da Computação 021 - Introdução ao processador SuperH

O rítmo frenético da evolução computacional apresenta como uma de

suas inúmeras conseqüências o desenvolvimento paralelo das mais variadas

arquiteturas de microprocessamento, de tal forma que torna-se possível levar

em consideração os mais diferentes aspectos na escolha de um

microprocessador para certa classe de aplicações. Uma dessas vertentes é o

SuperH, utilizada principalmente no processamento de tarefas multimídia.

Desenvolvido originalmente pela Hitachi como um sucessor do H8, o SH

foi logo assumido pela então recém-formada SuperH Inc. (de propriedade da

própria Hitachi) e pela STMicroelectronics (ou simplesmente ST). Após a

compra da SuperH Inc. pela Renesas Technology estabeleceu-se um trato

entre esta última e a ST para o desenvolvimento paralelo de arquiteturas

SuperH a partir de outubro de 2004 por ambas as empresas. Atualmente a

Renesas presta suporte e vende os modelos mais antigos do SH.

Dentre as principais aplicações do SH destacam-se sua utilização em

automóveis (carros da BMW e Mercedes possuem esse tipo de processador),

em controladores industriais, telefones celulares, set-top boxes (de TVs

digitais), video games (Sega Saturn e Sega Dreamcast), PDAs, equipamentos

de redes, roteadores, câmeras digitais, DVDs e outros equipamentos de

multimídia, devido a seu alto desempenho na manipulação de pontos flutuantes

(FPU).

A arquitetura do SuperH (ou SH, como é também conhecido) é baseada

no modelo RISC. Ela subdivide-se em 5 grandes famílias, que na verdade nada

mais são do que evoluções umas das outras. A maioria destas famílias

possuem arquitetura de 32 bits, mas os projetos mais recentes já apresentam

arquitetura de 64 bits, conforme apresentado abaixo:

• SH-1: arquitetura de 32 bits com freqüência de clock de até 20MHz.

• SH-2: arquitetura de 32 bits com freqüência de clock de até 28.7MHz.

O processador presente no videogame Sega Saturn é um SuperH

pertencente a esta família.

• SH-3: arquitetura de 32 bits com freqüência de clock de até 200MHz.

Incorpora uma MMU (Memory Management Unit), como a utilizada

em dispositivos cujo sistema é o Windows CE. Muito usada em

PDAs.

• SH-4: arquitetura dual issue (faz com que a CPU execute uma tarefa

no menor tempo possível, evitando que a CPU fique um período

considerável adormecida) de 32 bits com vetor de FPU (Floating

Point Unit) de 128 bits. Presente no videogame Dreamcast.

• SH-5: arquitetura de 64 bits com vetor de 128 bits (64 registradores

de 32 bits) e uma unidade para inteiros que inclui o suporte para

SIMD, bem como 63 registradores de 64 bits cada (o 64° registrador

é fixo no estado zero). Possui também um pipeline de 5 estágios

(opcional de 9 estágios), realizando 4 multiplicações e 3 adições a

cada ciclo, chegando a uma freqüência de clock de 400 MHz. As

instruções para estes processadores são fixas em 32 bits,

suportando números inteiros e de pontos flutuantes.

A Figura 1 mostra o estudo comparativo do desempenho de cada

família. O benchmark utilizado para este estudo foi o Drystone:Figura 1 – Desempenho da CPU considerando o benchmark Drystone

O desempenho medido refere-se a cálculos inteiros. Ele é mostrado em

MIPS (Millions os Intructions Per Second), e é relativo à performance de 1

MIPS do VAX-11/780. A linguagem fonte é C.

Abordaremos mais profundamente a família de processadores SH-4.

Esta classe de microprocessadores é amplamente utilizada na produção de

videogames e outros dispositivos multimídia, especialmente por sua alta

performance e por sua estrutura compacta.

2 - Características de uma arquitetura RISC

O termo RISC significa Reduced Introduction Set Computer, e refere-se

aos microprocessadores que utilizam o sistema de pipeline buscando melhoras

de desempenho. Este sistema permite a execução de mais de uma instrução

em um mesmo ciclo de clock, o que dá aos processadores RISC um throughput

maior (isto é, aumentando o MIPS do processador. É importante mencionar

que nem sempre a melhoria do MIPS implica