Diego Martins

Dynamic RAM - DRAM

1-Características Principais

 Fabricadas com tecnologia MOS: alta capacidade, baixo consumo, moderada

velocidade de operação e menor custo; armazenam '1s' e '0s' como cargas em um pequeno

capacitor MOS ( tipicamente, poucos picos farads);

 Desvantagens: refrescamento, circuito externo de suporte, circuito interno de suporte, e

endereçamento mais complexo;

 Fuga de cargas: devido a fuga de cargas depois de um período de tempo, as RAMs

dinâmicas necessitam recargas periódicas para as células de memória. A estas recargas periódicas dá-se o nome de refreshing. Nas modernas DRAM, cada célula de memória deve ser restaurada tipicamente a cada 2, 4 ou 8ms ou o dado será perdido.

 O circuito adicional externo, representa uma desvantagem quando comparadas com as

SRAMs. Contudo, pela sua grande capacidade e muito baixo consumo são usadas em

sistemas que prevalecem questões como tamanho, custo e baixo consumo;

 As DRAMs são mais lentas que as SRAMs . As SRAMs são usadas em aplicações

onde velocidade e pequena complexidade são mais críticas do que custo, espaço e baixo

consumo e não necessitam de operação de refresh;

 As DRAMS possuem estrutura celular mais simples e tipicamente 4 vezes a densidade

das SRAMs;

 O custo /bit de armazenamento para a RAM dinâmica é menor do que as SRAMa (cerca

de 1/5 do valor que as SRAMs);

 A memória principal interna da maioria dos PCs ou Macs usam DRAM por causa da

sua alta capacidade e baixo consumo. Contudo, algumas vezes estes computadores usam pequena quantidade de SRAM para funções que exigem alta velocidade, tais como: look-up

tables e memórias cache;

 As SRAMs são normalmente usadas em áreas onde somente pequenas quantidades de

memórias são necessárias ou quando é exigida alta velocidade (instrumentos controlados por microprocessador, osciloscópio com armazenamento digital, analisadores lógicos ,

eletrodomésticos);

 O consumo de energia de uma RAM dinâmica normalmente está entre 1/6 e 1/2 da

energia consumida por uma RAM estática, possibilitando o uso de fontes de alimentação

menores e mais baratas;

 DRAMs com um tamanho de palavra de 4 bits (ou mais) têm uma configuração de

células em estrutura quadrada onde cada posição na matriz contém 4 células, e cada

endereço aplicado seleciona um grupo de quatro células para uma operação de

leitura/escrita;

 Os chips DRAMs atuais variam em capacidade de palavras de 1k, 4k,

8k,16k,64k,128k,256k e 1024k e com tamanho de palavras 1,4 ou 8 bits. A quantidade de palavras e tamanho de palavras podem ser expandidas combinando-se chips de memórias

em um arranjo apropriado;

Resumindo: As RAM estáticas são mais rápidas e simples de construir que as dinâmicas, pois não precisam de circuitos auxiliares para percorrer toda a memória e efetuar o refresh dos capacitores carregados (bits ativos). Todavia as DRAMs são bem mais baratas e muito mais compactas, além de consumirem menos energia. Desta forma, as memórias RAM estáticas são empregadas em sistemas que precisam de pouca memória mas com alta velocidade, como microcontroladores, processamento de sinais em tempo real, memórias de cache e de vídeo, etc. As RAMs dinâmicas são normalmente empregadas quando se tenta otimizar o volume de memória e o baixo consumo, como no caso da memória principal dos computadores pessoais.

2-Estrutura e Operação de uma DRAM

As memórias RAM dinâmicas armazenam os 1s e 0s como cargas em pequenos capacitores CMOS. Como estes capacitores tendem a perder cargas com decorrer do tempo, as DRAMs precisam periodicamente recarregar as células de memórias. A célula de memória de uma DRAM é constituída por um capacitor e circuitos associados para prover os meios necessários para o refrescamento da célula. Na Fig.1 mostra-se a representação da célula de memória de uma DRAM. Na fig.1a mostra-se outra simbologia da célula.

Fig.1-Célula de memória de uma DRAM

As chaves SW1 a SW4 são MOSFET (Metal Oxide Semiconductor Field Efect Transistor), controladas pelas várias saídas dos decodificadores de endereços e sinais de leitura/escrita.

Operação de Escrita:

Os sinais do decodificador de endereço e da lógica de leitura /escrita fecham as chaves, SW1, SW2 (ON) enquanto mantêm SW3, SW4 (OFF) abertas. Um nível lógico 1 na entrada de dados carrega o capacitor C, e um nível lógico 0 o descarrega. Logo depois, as chaves são abertas de modo que o capacitor C seja desconectado do restante do circuito.

Operação de Leitura:

SW2, SW3, SW4 ON

SW1 OFF

O Amplificador Sensor (Sense Amplifier) atua sobre o bit da linha selecionada. Compara a tensão da célula com uma tensão de referência para determinar se o valor lógico armazenado é 0 ou 1, e fornece um valor de tensão de 0 ou 5V na saída de dados. Esta tensão de saída é ligada à célula através das chaves SW2 e SW4, e restaura a tensão do capacitor, carregando-o ou descarregando-o. Ou seja, o dado armazenado é restaurado cada vez que a célula é lida.

Fig 1a - Estrutura de um bit da DRAM