Modelo de Relatório 2a Experiência

Modelo de Relatório 2a Experiência

Disciplina: Laboratório de Eletrônica Digital

Turma –

Grupo de Alunos: (máximo 5 alunos por turma)

Matrícula – Nome completo de cada membro do grupo

Título da Experiência – Obtenção da SOPmin e POSmin da   Função Lógica dada a seguir  e realização destas expressões com  estruturas de Portas Lógicas  E – OU, OU – E e com NÃO E (NAND) e NÃO OU (NOR).

Especificação do Experimento:

Para a função é dada seguir, através de sua Tabela da Verdade, pede-se gerar os circuitos lógicos referentes à SOP e POS Fundamentais. Para a SOP pede-se realizar um circuito utilizando portas E, OU e Inversores e em um outro circuito, utilizar somente portas lógicas Não E. Para a POS pede-se realizar um circuito utilizando portas OU, E e Inversores e em outro circuito, utilizar somente portas lógicas Não OU.

Linha no	W	X	Y	Z	f(W,X,Y,Z)
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	0
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	0
12	1	1	0	0	1
13	1	1	0	1	0
14	1	1	1	0	1
15	1	1	1	1	1

O experimento pode ser realizado em protoboard ou em ferramenta CAE tipo Logsim ou similar.

Obtenção da SOPmin pelo método de Karnaugh:

• Realização da função em estrutura E – OU:

Exportar o circuito lógico para análise e validação da realização da função lógica dada

• Realização da função em estrutura NÃO E

Exportar o circuito lógico para análise e validação da realização da função lógica dada

Obtenção da POSmin pelo método de Karnaugh:

• Realização da função em estrutura OU –E

Exportar o circuito lógico para análise e validação da realização da função lógica dada

• Realização da função em estrutura NÃO OU

Exportar o circuito lógico para análise e validação da realização da função lógica dada

Resultados obtidos para cada tipo de circuito lógico:

Submeter todos os possíveis valores das variáveis de entrada e verificação do valor lógico obtidos na saída do circuito:

Experimento SOP fundamental realizada em estrutura de portas E – OU;

Desenho do circuito lógico implementado

f(0,0,0,0)=   ; f(0,0,0,1)=    ; f(0,0,1,0)=    ; f(0,0,1,1)=   ; f(0,1,0,0)=   ; f(0,1,0,1)=    ; f(0,1,1,0)=   ; (f(0,1,1,1)=  

f(1,0,0,0)=   ; f(1,0,0,1)=    ; f(1,0,1,0)=    ; f(1,0,1,1)=   ; f(1,1,0,0)=   ; f(1,1,0,1)=    ; f(1,1,1,0)=   ; (f(1,1,1,1)=  

...