Org Cederj

(1,0) Explique em detalhes como funciona a execução da instrução STR op na arquitetura mostrada em

aula.

2. (1,0) Considere uma máquina com arquitetura semelhante àquela apresentada em aula. Pode-se endereçar

no máximo 64k células de memória onde cada célula armazena uma palavra e cada instrução tem o

tamanho de uma palavra. Todas as instruções desta máquina possuem o mesmo formato: um código de

operação, que permite a existência de um valor máximo de 128 códigos, e dois operandos, que indicam

endereços de memória.

a) Qual o tamanho mínimo do REM ?

b) Qual o tamanho mínimo do CI ?

c) Qual o tamanho do barramento de endereços ?

d) Qual o tamanho mínimo do RI ?

e) Qual a capacidade máxima da memória em bits ?

f) Se a largura do barramento de dados desta máquina for igual à metade do tamanho de uma instrução,

como funcionará o ciclo de busca ?

3. (1,0) IA-32 é uma arquitetura de processador especificada pela Intel que é a base de várias Unidades

Centrais de Processamento (UCP) muito conhecidas atualmente, tal como o Pentium, por exemplo. Esta

arquitetura especifica que a UCP deve possuir 8 registradores com capacidade de armazenamento de 32

bits. Os nomes dos registradores são: %eax, %ecx, %edx, %ebx, %esi, %edi, %esp e %ebp. Esta

arquitetura também especifica o conjunto de instruções de linguagem de montagem que a UCP deve

processar. Na tabela abaixo, encontram-se algumas destas instruções:

Instrução Descrição

incl D Incrementa de 1 o conteúdo do registrador D e

armazena o resultado no registrador D

decl D Decrementa de 1 o conteúdo do registrador D e

armazena o resultado no registrador D

addl S,D Soma o conteúdo do registrador D com o

conteúdo do registrador S e armazena resultado

no registrador D

subl S,D Subtrai o conteúdo do registrador S do conteúdo

do registrador D e armazena resultado no

registrador D

Considere que os registradores %eax, %ecx e %edx armazenem os seguintes conteúdos:

Registrador Conteúdo

%eax 3

%ecx -1

%edx 1

Considere que a seguinte sequência de instruções seja executada. Na tabela abaixo, identifique o registrador

que será modificado no campo Destino e o seu novo valor no campo Valor após a execução de cada instrução.

Instrução Destino Valor

addl %eax,%eax

incl %ecx

decl %edx

subl %ecx, %edx

4. (1,0) O barramento PCI Express é um barramento especificado pela Intel em 2004 para ser um

barramento de alto desempenho (fontes de consulta: Guia do Hardware

(http://www.guiadohardware.net/tutoriais/pci-express/) e Clube do Hardware

(http://www.clubedohardware.com.br/artigos/1060/4)).

a) Explique o que são as seguintes características deste barramento: Multiponto e serial

b) Indique a taxa de transmissão (MB/s) de cada uma das versões X1, X4, X8 e X16 e explique como

se implementa