PROJETO AMPLIFICADORES DE PEQUENOS SINAIS APS

UNIVERSIDADE DO VALE DO RIO DOS SINOS – UNISINOS ENGENHARIA DA COMPUTAÇÃO E ELETRICA

PROJETO: AMPLIFICADORES DE PEQUENOS SINAIS

Rafael Ilha Froehlich

Ricardo Guilherme Kreutzer

Eletrônica II

Prof. Rubem Dreger

São Leopoldo, Maio de 2020.

1. INTRODUÇÃO

Este é o trabalho principal do Grau A da disciplina de Amplificadores de Sinais (Eletrônica II), o qual reúne os conhecimentos de polarização de transistores, estágios de amplificação, ajustes de sinal e ganho, dimensionamento dos componentes, etc.

Foi solicitado projetar um amplificador de pequenos sinais com três saídas de diferentes ganhos e diversas outras características as quais serão detalhadas mais a frente. Todos os cálculos, circuitos, modelos e simulações devem constar no trabalho. Como este semestre estamos lidando com a disciplina no formato EAD devido à pandemia do COVID-19, foi solicitado um vídeo explicativo de 3 a 4 minutos no lugar da prática montada e apresentada em laboratório.

---

1. OBJETIVO

Projetar um amplificador de pequenos sinais, com ganho de tensão elevado, utilizando as configurações básicas dos BJT, JFET, modelos e parâmetros híbridos.

O projeto apresentado na figura 1 deve atender as seguintes especificações:

[pic 1]

Figura 1: Diagrama para o projeto de Amplificador de Pequenos Sinais.

Especificações:

1. Ganho de tensão total: (vo/5mVPP, na carga) Av ≥ 60dB (escalonado 20, 40 e 60dB. A saída sob teste será carregada com RL enquanto as demais estarão sem carga.
2. Impedância de Entrada: Zin ≥ 5kΩ (medida na entrada do atenuador).
3. Impedância de Saída: Zo ≤ 50Ω (em qualquer saída, com carga de 3,3kΩ).
4. Alimentação DC: VCC ≤ 15V (alimentação simples ou simétrica até ± 7,5V).
5. Sinal de Entrada: senoidal com 200mV de pico a pico – (vin = 100sen2000πt mV).
6. Carga: RL = 3,3kΩ (será medida uma saída carregada por vez).

1. DESENVOLVIMENTO

1. CIRCUITO ATENUADOR

Inicialmente dimensionamos o atenuador do nosso circuito, para isso vamos utilizar um JFET devido ao fato de produzir menos ruído e pelo fato de podermos controlar a corrente entre Dreno e Fonte por Tensão, assim como também nos garantir uma impedância alta na entrada, facilmente sendo maior do que mínimo esperado de 5kΩ. Considerando as especificações de sinal de entrada de 200mVPP e saída de 5mVPP, precisamos obter um ganho de 1/40. Iremos utilizar o JFET como Dreno Comum, pois o ganho deste é no máximo 1 de tensão, mas proporcionará ganho de corrente, que será útil posteriormente e na saída teremos um divisor de tensão. Vamos considerar as características do JFET do trabalho anterior: IDSS = 15mA, VP = -3V e YOS = 100µS. Para polarizar este JFET, vamos escolher a corrente sendo ID = 3mA, assim achamos o valor de VGS:

[pic 2]

Utilizando a referência de projeto em que 50% da tensão de alimentação será destinada ao VDS do transistor, teremos para RS:

[pic 3]

Finalmente para RG, escolhe-se um valor alto, geralmente entre 100kΩ e 1MΩ, vamos escolher 100kΩ o qual também será nossa impedância de entrada, atendendo ao requisito que exige a mesma ser Zin ≥ 5kΩ.

        Através de YOS, encontramos o valor de rd:

[pic 4]

        Para encontrar o ganho deste primeiro estágio, precisamos encontrar o valor de gm que é a transcondutância, dada pela seguinte fórmula:

                [pic 5][pic 6]

Tendo obtido gm, podemos calcular o valor de Zo dado pela seguinte fórmula:

[pic 7]

Finalmente, calculamos o ganho, através da fórmula para Dreno Comum abaixo:

[pic 8]

        Como 0,9 está longe de ser o ganho que precisamos (1/40 = 0,025), vamos acoplar na saída um divisor de tensão que nos permita atingir o ganho esperado. Após alguns ajustes, o divisor de tensão ficou composto dos resistores R1 = 3kΩ e R2 = 101Ω.

        Agora veremos os modelos de circuitos que representam o atenuador.

[pic 9]

Figura 1: Circuito polarizado, equivalente DC.

[pic 10]

Figura 2: Equivalente AC.

[pic 11]

Figura 3: Modelo de pequenos sinais.

        Agora veremos o circuito simulado, junto ao divisor de tensão, o qual nos permitiu chegar a valores bem próximos do esperado, medindo 3,522mVRMS, ou seja, 4,98mV.

[pic 12]

Figura 4: Circuito do atenuador com o divisor de tensão.

        Inclusive visualizando no osciloscópio do simulador, vimos que o sinal não teve distorção.

[pic 13]

Figura 5: Sinal do atenuador no osciloscópio.

1. AMPLIFICADOR 20dB

Para os estágios de amplificação, iremos utilizar o método mais usado em aula até o momento, Emissor Comum. Iremos utilizar o BJT com as características do último trabalho: hie = 3,6kΩ, hfe = 150 e 1/hoe = ∞. Inicialmente iremos verificar quanto será nosso Vo através da seguinte equação:

     →      [pic 14][pic 15]

[pic 16]

        Agora seguindo com os cálculos, podemos ir encontrando os resistores que definem a polarização de nosso BJT, neste caso, como divisor de tensão firme:

[pic 17]

[pic 18]

[pic 19]