Relatório Arquitetura Harvard

[pic 1]

UNIVERSIDADE FEDERAL DO AMAZONAS

FACULDADE DE TECNOLOGIA

CURSO DE ENGENHARIA DA COMPUTAÇÃO

 

 

 

 

 

FELIPE BRASIL GUIMARÃES

LAÍS NEGREIROS AMARAL

MAX SIMÕES DOS SANTOS

 

 

 

 

ARQUITETURA DE SISTEMAS DIGITAIS

RELATÓRIO ARQUITETURA HARVARD

 

 

 

 

 

 

 

 

Manaus/AM

2017

 FELIPE BRASIL GUIMARÃES

LAÍS NEGREIROS AMARAL

MAX SIMÕES DOS SANTOS

ARQUITETURA DE COMPUTADORES

RELATÓRIO ARQUITETURA HARVARD

Trabalho de aproveitamento para a disciplina Arquitetura de computadores, ministrado pelo Professor Manuel Cardoso, no período 2016/2, para o Curso de Engenharia da Computação, na Universidade Federal do Amazonas.

PROFESSOR: MANUEL CARDOSO

Manaus-AM

2017

Sumário

1.        Introdução        4

2.        Desenvolvimento        5

2.1.        Objetivo geral        5

2.2.        Itens utilizados        5

2.3.        Procedimento Experimental        5

2.4.        Arquitetura        6

2.5.        Componentes e operações de controle        6

2.6.        Resumo das instruções        7

3. Conclusão        9

Referências bibliográficas        10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

---

1. Introdução

 

A Arquitetura de Harvard é basicamente um conceito mais recente que a arquitetura de Von-Neumann, tendo em vista que surgiu a necessidade de por o microcontrolador para realizar suas funções mais rápido. Essa arquitetura de computador possui como principal característica possuir duas memórias diferentes e independentes em termos de barramento e ligação ao processador, fazendo com que o mesmo possa acessar as duas simultaneamente, obtendo um desempenho melhor do que a arquitetura de Von Neumann.

Neste relatório será descrito a implementação da arquitetura Harvard e a simulação de algumas instruções ditas essenciais.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1. Desenvolvimento

 

Pode-se afirmar que a principal vantagem da arquitetura Harvard é dada pela dupla ligação às memórias de dados e instruções, permitindo assim que o processador faça a leitura de uma instrução simultaneamente ao acesso da memória de dados. Isto significa que o sistema executa as instruções, o que resulta num significativo ganho de velocidade.

A arquitetura Harvard também possui uma rotina com menos instruções comparada a de von Neumann, e são possíveis de executar apenas em um único ciclo de clock. Vale ressaltar que as instruções utilizadas serão descritas no corpo do relatório.

 

1. Objetivo geral

Implementar e simular a arquitetura Harvard utilizando a linguagem de descrição de hardware VDHL.

1. Itens utilizados

Para a implementação deste projeto, foi utilizado o software simulador desenvolvido pela Altera: Quartus II Simulation.

1. Procedimento Experimental

1. Desenvolver os elementos da arquitetura Harvard: unidade lógica aritmética (ULA), memória de dados (MD), memória de instrução (MI), registrador de endereço de memória (MAR), registrador de propósitos gerais (GPR), contador de programa (PC), registrador de instrução (RI).
2. Desenvolver circuito lógico responsável por controlar e executar operações como: somar, subtrair, AND, OR, XOR, POP, PUSH, CAMP.

1. Arquitetura

[pic 2]

Figura 1 - Arquitetura

1. Componentes e operações de controle

Tabela 1 - Componentes e operações de controle

Componentes	Operações de Controle	Descrição
PC	GPR_PC	Recebe bits de endereço do registrador de propósitos gerais
I_PC	Incrementa PC
Reset	Zera o contador do PC
MAR	IR_MAR	Recebe bits de endereço de instrução de IR
SP_MAR	Recebe dados do SP
GPR_MAR	Transfere bits de endereço do registrador de propósitos gerais para MAR
IR	IR_CMAR	Transfere bits de operação do IR para CMAR
CMAR	R	Rotina de carga
B	Endereço de desvio de carga
I	Incrementa CMAR
GPR	PC_GPR	Transfere conteúdo do contador de programa
MD_GPR	Transfere conteúdo da memória de dados
ACC_GPR	Transfere conteúdo do Acc
I_GPR	Incrementa GPR
MD	GPR_MD	Escreve na própria memória de dados
MI	PC_MI	Transfere bits de operação de PC para MI
ULA	SUM_ACC	Soma ACC
ResetACC	Reseta ACC
RoRACC	Deslocamento para a direita do bit menos significativo de ACC
RoLACC	Deslocamento para a esquerda do bit mais significativo de ACC
NotACC	Negação de ACC
I_ACC	Incrementa ACC
ResetF	Reseta flip-flop
	C_F	Completar flip-flop