Trabalho de eletronica simulação

Experimento 1.6 e 1.7:

No passo seguinte do experimento regulou-se a fonte VS em 30V e VGS em 0V , e aos poucos aumentando lentamente a fonte VGS até aproximadamente 12,5V. Nesta maneira foi obtido os resultados mostrado na tabela xx.

Tabela 1 – IF e VDS em função de VG
Medida	VG [V]	VDS [V]	IF [mA]
1	0	30	0
2	1,27	30	0,03
3	2,55	30	0,03
4	3,75	10	42,3
5	5,11	0	63
6	6,25	0	63
7	7,38	0	62,9
8	8,69	0	62,9
9	9,86	0	62,9
10	12,5	0	62,9

Através dos valores obtidos na tabela XX podemos traçar as curvas que relacionam VG x IF (figura XX) e VG x VDS (figura XX).

[pic 1]

Figura XX – VG x IF

Conforme a tensão VG é aplicada a porta do transistor surge inicialmente uma depleção na região do canal, com uma densidade que aumenta VG. Podemos notar que para um VG muito grande surge um canal de inversão. Para que ocorra essa região de inversão é necessário que VGS > VT , sendo que VT é uma função que depende de vários parâmetros também chamada de tensão de Threshold que conduz os dispositivos, que permite a passagem de IDS (quanto maior for a tensão na porta, maior será a capacidade de conduzir corrente).

        No caso do nosso experimento VT assume um valor de aproximadamente 2,6V mantendo um comportamento linear e depois por volta de 5V (valor de VGS) ele tende a se saturar (o transistor na região de saturação tende a funcionar como fonte de corrente controlada por tensão).

[pic 2]

Figura XXX - VDS x VG

Na figura acima (figura XXX) foi plotada a curva VDS x VG, que mostra que apartir do momento que VG > VT a tensão nos terminais começa a cair linearmente indicando o momento de passagem de corrente do dreno ao surce, ou seja, o inicio de condução do transistor.

Experimento 3:

Onda quadrada:

Substituindo o Vgs por uma onda quadrada com amplitude de 18V, sem offset e freqüência de 10kHz, é importante analisar a razão cíclica (Duty Cycle) deste sinal.

A razão cíclica é utilizada para descrever a fração de tempo em que um sistema está em estado de ativo,  funcionando  como regime de liga-desliga.

O duty cycle é a proporção de tempo durante o qual um componente, dispositivo ou sistema esta em operação,  é uma razão entre o tempo de duração da onda e o tempo total do período.