Unidades De Processamento RISC E CISC

UNIVERSIDADE FEDERAL DO ACRE – UFAC

CENTRO DE CIÊNCIAS EXATAS E TECNOLÓGICAS – CCET

CURSO DE BACHARELADO EM ENGENHARIA ELÉTRICA

Andrei Oliveira Mota Porfiro

Renan de Souza Galdino

Unidades de processamento RISC e CISC

Rio Branco, 2013

Andrei Oliveira Mota Porfiro

Renan de Souza Galdino

Unidades de processamento RISC e CISC

Trabalho apresentado como requisito parcial

para obtenção de aprovação na disciplina

Microprocessadores I, no Curso de Engenharia

Elétrica, na Universidade Federal do Acre.

Prof. Dr. Ana Beatriz

Rio Branco, 2013

RESUMO

Este trabalho apresenta as características de dois tipos específicos de

processadores, classificados conforme a quantidade de instruções reconhecidas

pelos mesmos. O objetivo é identificar as características das arquiteturas RISC e

CISC, enfatizando o desempenho do sistema computacional com ou sem pipeline.

Palavras-chave: Processador. CISC. RISC. Pipeline. Datapath. Controle.

SUMÁRIO

1. INTRODUÇÃO 4

2. UNIDADES DE PROCESSAMENTO CISC E RISC 5

2.1. CISC (Complex Instruction Set Computing) 5

2.2. RISC (Reduced Instruction Set Computing) 5

2.3. Diferenças entre CISC e RISC 6

3. ARQUITETURA PIPELINED 6

3.1. Datapath Pipelined 7

3.2. Controle Pipelined 9

4. CONCLUSÃO 11

REFERÊNCIAS 12

APÊNDICE A – Tabelas 13

APÊNDICE B – Figuras 14

4

1. INTRODUÇÃO

O computador é uma ferramenta muito importante no mundo atual e, em vista

disso, torna-se necessário conhecer a sua estrutura de funcionamento. O

processador é o “cérebro” do computador e a sua arquitetura influencia no

desempenho de todo o sistema.

O presente trabalho tem como objetivo descrever as arquiteturas RISC e

CISC, enfatizando a sua principal diferença, o uso da técnica de pipeline.

5

1. UNIDADES DE PROCESSAMENTO RISC E CISC

Uma CPU em relação ao número de instruções de processamento que pode

reconhecer classifica-se em CISC e RISC.

1.1. CISC (Complex Instruction Set Computing)

As plataformas baseadas em CISC dominam o grupo dos

microprocessadores pelo fato de custarem menos e reconhecerem conjuntos

maiores e mais complexos de instruções (de algumas dúzias a algumas centenas de

instruções). Graças a isso pode executar, de modo direto, a maioria das operações

programadas pelos modernos softwares.

No entanto, devido à grande quantidade de instruções complexas que este

microprocessador é capaz de identificar, mais lento é a execução de cada uma

delas, diminuindo o desempenho.

1.2. RISC (Reduced Instruction Set Computing)

O RISC é um projeto menos complicado que usa muitas instruções mais

simples para executar uma operação comparável e em menos tempo que um

processador CISC que executa um comando maior e mais complicado, ou seja, ele

reconhece um número limitado de instruções que são otimizadas para serem

executadas com mais rapidez.

Portanto, a arquitetura RISC reduz o conjunto de instruções ao mínimo

indispensável e as não contempladas são executadas como combinações das

existentes. Com isso, consegue-se desempenho até 50% a 75% superior à de um

processador CISC.

6

1.3. Diferenças entre RISC e CISC

Vide tabela de diferenças na Tabela 1 do Apêndice A.

2. ARQUITETURA PIPELINED

Pipelining é uma técnica de implementação de processadores em que várias

instruções são sobrepostas na execução. Hoje, a técnica de pipelining é

fundamental para tornar os processadores mais rápidos.

A técnica de pipelining melhora o desempenho aumentando o número de

instruções executadas simultaneamente e a vazão de instruções, em vez de diminuir

o tempo de execução de uma instrução individual.

Para melhor entendimento, vamos fazer uma analogia. A técnica sem pipeline

para lavar roupas seria:

1) Colocar a trouxa de roupa suja na lavadora;

2) Depois de lavada, colocá-la na secadora;

3) Depois de seca, passar o ferro;

4) Depois de passada, arrumá-la no armário.

Após o término, todas as etapas são reiniciadas