Matematica Arquitetura de Computadores

Disciplina: Arquitetura de Computadores                                    Professor: Tiago

Aluno: Anderson Luiz                                                                       Turma: ABI

Exercícios - Respostas

1) 35%

2)a. ciclo de clock=250+350+150+300+200=1250ps com pipeline-T.  Sem pipeline ciclo=350ps

   b. Execução lwi sem pipeline.250+350+150+300+200=1250ps.

       Execução lw, com pipeline: números estágios*t. ciclos clock=5*350=1750ps.

   c. Divido o ID=350ps/2=175ps

       Sem pipeline: 1250ps

       Com pipeline: 350ps

   d. LW+SW=20%+15%=35%

   e. LW+ ALU=45%+20%=65%

3)a. L1 e L2 para primeira,

   b. 1- or r1,r2,r3

       2- nop

       3- nop

       4- or r2,r1,r4

       5- nop

       6- nop

       7-or r1,r1,r2

   c. Não tem Hazards

   d. sem fowarding=7+4= 11 Ciclos ---> 11*250= 2750ps

       com fowarding=3+4= 7 Ciclos ---> 7*300= 2100ps

       speedup=2100/2750= 0,76.

       com fowarding completo é 24% a mais no desempenho

   e.

   f. com fowarding alu-alu= 5+4=9 Ciclos.

       Tempo de  execução= 9*290= 2610 ps

4)

5)

6) São os conjuntos técnicos implementados em hardware e software, que tem o objetivo de reduzir os conflitos de controle em processadores. Na medida em que a quantidade de instruções aumenta, o ganho de desempenho com pipeline vai aproximando com vários estágios. Então, quantos nas instruções forem executados e mais estágios de pipeline tiver o processador. E mais será o benefício de usar a pipeline.

7) É um processo de iniciação da execução da instrução em unidades funcionais do processador. Então, a emissão ocorre quando a instrução do estágio de decodificação para o 1° estágio de execução de pipeline. Logo, a emissão se multiplica e é capaz de manter um pipeline superescalar.

8)Exceções: são eventos causados por dispositivos interno ao  próprio processador

 Interrupções: eventos causados por dispositivos externos ao processador, por exemplo, dispositivo de entrada e saída. E também que uma exceção é semelhante a uma interrupção, sendo a principal diferença o motivo pelo qual o evento é gerado. A exceção é resultado direto da execução de uma instrução do próprio programa, como a divisão de um número por zero, ou um overflow em uma operação aritmética.

9) bloco de 4 palavras (linha) de 32 bits

 O tamanho do conjunto (sets) é de 8 linhas

 A cache possui 256 sets

A memória principal do sistema é endereçável por byte e tem o tamanho total de 512

Mbytes.

Endereço de 32 bits (256 sets)

                                  Sets                                  Palavras

4

10)