Comparação das arquiteturas RISC e CISC

Aluno:

RA:

Curso: TADS

Disciplina: Organização de Computadores

Professor:

Comparação entre as arquiteturas de processadores RISC e CISC

Para uma avaliação mais satisfatória das duas metodologias é necessário mais do que uma tabela comparativa, precisa-se também de um contexto histórico de evolução tecnológica e o conhecimento das limitações e da relação entre memória/armazenamento, VLSI e compiladores dos anos 70 e início dos anos e 80.

Memória e Armazenamento

A tecnologia tinha uma influência muito notável nos projetos de CPU’s. Devido às tecnologias limitadas, os valores, a capacidade e a velocidade das memórias serem bastante restritivas e lentas respectivamente, dificultavam num melhor aproveitamento de estudo das arquiteturas, fazendo com que fossem necessários códigos menores que pudessem ser introduzidos em quantidades limitadas de memórias devido ao alto custo de se estruturar um sistema.

Compiladores

O trabalho dos compiladores era o de traduzir/converter códigos complexos criados em C, Pascal, etc., em assembly, para que assim pudesse ser convertido para o código da máquina. Esta era uma operação lenta e que não apresentava um resultado ótimo, mas, satisfatório. A única forma de se conseguir um código compacto e otimizado era programa-lo com o assembly.

VLSI

O número de transistores que podiam ser colocados em um único chip era muito limitado, o que fazia ser necessário a utilização de vários chips para a leitura/transferência dos dados, isso gerava uma enorme lentidão, o que limitava em muito o desempenho.

2) CISC

A ideia por trás do sistema CISC era transportar a complexidade do software para o hardware para que dessa forma tanto o custo quanto a dificuldade e tempo que um programador tinha ao escrever os códigos fossem reduzidos e simplificados.

Sendo assim, reduzir o número de instruções que a máquina executa, tornava-a com um melhor desempenho ocasionando duas melhorias, a diminuição de memória necessária para armazenar os códigos de programação e o tempo gasto com a leitura/execução dessas instruções.

Outro método utilizado no sistema CISC era a micro programação, esta permitia a implementação de instruções complexas em hardware através de execução direta. Por contrapartida este método faz do uso de mais espaço, pois quanto mais instruções são enviadas mais espaço é ocupado pela unidade de execução.

O crescimento dos micro-códigos trouxe o surgimento de problemas decorrentes do elevado número de instruções, tornou-se necessário então que o micro código fosse altamente optimizado, eficiente e compacto para não comprometer o custo de memória o que tornou difícil o teste, detecção e correção de erros. Como resultado foram ao mercado máquinas com inúmeros erros de micro código que tiveram de ser corrigidos o que gerou dúvida quanto a confiabilidade de se implementar tantas instruções complexas e elaboradas nos micro-códigos, seriam o melhor caminho para se utilizar os limitados recursos existentes.

2) RISC

A ideia primaria do RISC era o inverso da ideologia CISC, a complexidade seria transportada do hardware para o software. A intenção era poupar os escassos recursos disponibilizados (transistores). Com esse objetivo foram realizados estudos para identificar as tarefas que mais consumiam tempo para serem executadas pelo processador e otimizar as mesmas de forma a diminuir o tempo de processamento das informações. Por causa do menor preço das memórias e maior eficiência dos compiladores alguns dos complicados conjuntos de instruções deixaram de existir, dessa maneira não haveria necessidade de se investir em recursos de hardware, recursos esses que poderiam ser utilizados em outras tecnologias para a melhoria do desempenho.

No processo, entendeu-se que um pequeno conjunto de instruções fazia a maior parte do trabalho, foram removidas então as instruções que raramente eram utilizadas e investiu-se na redução do conjunto de instruções, introduzindo apenas um pequeno e criteriosamente escolhido grupo de instruções que utilizava a execução direta.

Em máquinas RISC com um conjunto de instruções simplificados e menores era utilizado o pipelining que consiste em realizar várias instruções paralelamente, reduzindo de forma drástica a quantidade média de ciclos por instruções e consequentemente o tempo necessário à execução de um programa.

Nas arquiteturas RISC apenas as operações registro-registro