Atps Arquitetura

ETAPA 03

Superescala é um tipo de microarquitetura de computador capaz de executar mais de uma instrução por ciclo de relógio. A estrutura típica de um processador superescalar consta de um pipeline com as seguintes etapas: leitura, decodificação, lançamento, execução, escritura e finalização. Este tipo de processador, maneja mais de uma instrução em cada etapa, o número máximo de instrução por etapa no pipeline denomina-se grau, então um processador superscalar de quatro graus é capaz de ler como máximo quatro leituras por ciclo. O processador superscalar possuem múltiplas unidades funcionais (várias ALUs e várias unidades de ponto flutuante), é capaz de executar mais de uma instrução simultaneamente se elas não apresentarem nem um tipo de dependência tais como dependência estrutural, escritura e controle. Uma solução para este tipo de problema é o algoritmo de Tomasulo implementado em hardware pode ser usado para não violar a dependência de dados. Sendo que as dependências de um processador superescalar podem ser tratadas de duas maneiras diferentes, estaticamente (durante a compilação) ou dinâmica (durante a execução do programa).

Este tipo de tecnologia está presente nos vídeo games de hoje, as empresas Sony, Toshiba e IBM (STI) desenvolveram o primeiro vídeo game com processador baseado na arquitetura RISC, tendo como base o processador do PowerPC e com core dinâmico, o processador recebeu o nome de Cell e possui oito núcleos de processamento, sendo que os primeiros seis núcleos são acessíveis para os desenvolvedores de jogos com capacidade de 3.2 GHz (SPE -Synergistic Processing Elements), o sétimo núcleo é dedicado para operações de I/O (E/S) do console e o oitavo é desabilitado para que exista melhorias futuras tanto no software que gerencia o console (S.O) chamado de XMB - XrossMediaBar quanto nos jogos que necessitam de mais recurso. Este console pioneiro chamado Playstation 3, tem um poderio enorme em sua máquina, para se ter uma ideia foi realizado um levantamento na Alemanha com uma lista dos 500 computadores mais poderosos do mundo. Contudo, atingindo uma marca histórica, o primeiro supercomputador a superar a barreira de 1 petaflop é o IBM Roadrunner, que usa processadores de videogame, milhares de PowerXCell 8i 3200 MHz.

Outra melhoria que esta tecnologia trouxe aos vídeos games foram as milhares de possibilidades que tem num console, entre elas assistir filmes, interagir com jogos por meio de movimentos, acessar a internet, conexão de rede com outros dispositivos, sistemas de internet nas nuvens, HD para armazenamento de jogos entre outras. O console da Sony PS3, por exemplo conta com diversos dispositivos e entradas interessantes, tornando-o uma estação multimídia completa: Saída de vídeo composto, Saída de vídeo componente, Saída de vídeo HDMI, Conexão Bluetooth 2.0, 1 porta Gigabit Ethernet, 2 ou 4 portas USB, dependendo do modelo, Conexão Wi-Fi, Leitor de cartões. Muitos usuários de televisores de alta definição compram o aparelho não apenas motivados pelos jogos, mas pela possibilidade de assistir aos filmes em Blu-ray em altíssima resolução. Outra possibilidade inusitada, mas muito interessante, é colocar o sistema operacional Ubuntu para rodar no PlayStation 3.

ETAPA 04

Passo 1 e 2:

Cache Animação para L=16 K=1 N=1

A simulação com o ticks = 10:

Hits: 02

Misses: 30

Tags:339

Tempo: aproximadamente 30 minutos

Simulação com ticks =200:

Hits: 13

Misses: 19

Tags: 044, 001, 001, 0ce

Tempo: aproximadamente 2 minutos

Nota-se que a simulação com ticks 10 tem um maior tempo de execução e maior quantidade de falhas de acesso a instrução a cache. Enquanto a com ticks 200 tem uma execução mais rápida e maior acerto.

Simulação Protocolo MISE

Ao incrementarmos 1 para cada cache se tem um dado possível, exemplos de alguns resultados possíveis:

I: bloco inválido na memória cache

S: bloco só foi lido e pode haver cópias em outras memórias cache

M: Apenas uma memória cache possui cópia do bloco e a memória principal não está atualizada.

E: Apenas uma memória cache possui cópia do bloco e a memória principal está atualizada.

Cache 0 Cache 1 Cache 2

I a0 0 E a0 1 I a0 0

I I I

Address: a0 data 1

Cache 0 Cache 1 Cache 2

I a0 0 E a0 1 I a0 0

I a1 0 S a1 2 S a1 2

Address: a1 data 4

Cache 0 Cache 1 Cache 2

I a0 0 E a0 1 I a0 0

I a1 3 M a1 5 I a1 2