Organização De Computadores

1. (1,0) Explique em detalhes como funciona a execução da instrução STR op na arquitetura mostrada em

aula.

4. (1,0) O barramento PCI Express é um barramento especificado pela Intel em 2004 para ser um

barramento de alto desempenho (fontes de consulta: Guia do Hardware

(http://www.guiadohardware.net/tutoriais/pci-express/) e Clube do Hardware

(http://www.clubedohardware.com.br/artigos/1060/4)).

a) Explique o que são as seguintes características deste barramento: Multiponto e serial

b) Indique a taxa de transmissão (MB/s) de cada uma das versões X1, X4, X8 e X16 e explique como

se implementa o aumento da taxa de transmissão de cada versão a partir da versão inicial X1.

5. (1,0) Algumas placas mãe de computadores atuais utilizam os chipsets. Explique o que são e como

funcionam os chipsets (fontes de consulta: Guia do Hardware (http://www.guiadohardware.net/) e Clube

do Hardware (http://www.clubedohardware.com.br/).

6. (1,0) Faça uma pesquisa sobre um processador multicore da INTEL e descreva em detalhes sua

hierarquia de memória (registradores, memória cache de diversos níveis e memória principal).

7. (1,0) Um computador possui um RDM com 16 bits de tamanho e um REM com capacidade para

armazenar números com 20 bits. Sabe-se que a célula deste computador armazena dados com 8 bits de

tamanho e que ele possui uma quantidade N de células, igual à sua capacidade máxima de

armazenamento. Pergunta-se:

a) Qual é o tamanho do barramento de endereços?

b) Quantas células de memória são lidas em uma única operação de leitura?

c) Quantos bits têm a memória principal?

8. (1,0) Uma memória associativa por conjunto consiste em 64 quadros divididos em conjuntos de 4

quadros cada. A memória principal contém 4K blocos de 128 palavras cada um. Mostre o formato de um

endereço de MP.

9. (1,0) Considere um sistema de computação que possui uma memória principal (RAM) com capacidade

máxima de endereçamento de 64K células, sendo que cada célula armazena um byte de informação. Para

criar um sistema de controle e funcionamento da sua memória cache, a memória RAM é constituída de

blocos de 8 bytes cada. A memória cache do sistema é do tipo mapeamento direto, contendo 32 linhas.

Pergunta-se:

a) Como seria organizado o endereço da MP (RAM) em termos de etiqueta (tag), número de linha e

do byte dentro