Sistemas Digitais

Flip-Flops

Introdução

Os circuitos combinacionais são aqueles onde as saídas dependem

apenas dos níveis lógicos colocados nas entradas. A mesma combinação de

entrada sempre produzirá o mesmo resultado na saída, porque circuitos

combinacionais não possuem memória.

A maioria dos sistemas digitais é composta tanto por circuitos

combinacionais como de elementos de memória. O elemento de memória mais

importante é o flip-flop.

Flip-Flop R-S (Reset – Set)

O circuito básico do flip-flop R-S é mostrado na fig.

O circuito acima mostra que o estado futuro das saídas Q e Q

dependem R e S e também do estado atual dessas saídas. Isso é mostrado na

tabela.

Nos casos 0 e 1, com S = 0 e R = 0, as saídas Q e Q permaneceram

inalteradas (memória). Nos casos 2 e 3, com S = 0 e R = 1, a saída Q foi para

0 e Q foi para 1. Nos casos 4 e 5, com S = 1 e R = 0, a saída Q foi para 1 e Q

foi para 0. Nos casos 6 e 7, com S = 1 e R = 1, as saídas Q e Q foram para 1,

ocasionando um problema, já que as saídas Q e Q devem ser

complementares.

Uma tabela simplificada e o símbolo do flip-flop R-S são mostrados na

fig.

O circuito do flip-flop R-S também pode ser implementado usando portas

NOR.

Flip-Flops com Clock

Circuitos que utilizam clock são chamados de circuitos síncronos. Muitos

flip-flops utilizam um sinal de clock para determinar o momento em que suas

saídas mudarão de estado. O sinal de clock é comum para todas as partes do

circuito.

Normalmente, o sinal de clock é uma onda quadrada e durante uma

transição positiva (nível 0 para nível 1) ou transição negativa (nível 1 para nível

0) a saída poderá mudar de estado.

Tempos de Setup e Hold

Os tempos de setup e hold são parâmetros que devem ser observados

para que o flip-flop possa trabalhar de modo confiável. O tempo de setup, tS,

corresponde ao intervalo no qual as entradas devem permanecer estáveis

antes da transição do clock. O tempo de hold, tH, corresponde ao intervalo no

qual as entradas devem permanecer estáveis depois da transição do clock.

Os tempos de setup e hold mínimos devem ser respeitados para o

funcionamento confiável do flip-flop.

TS = Tempos de setup

TH = Tempos de hold

Flip-Flop R-S com Clock

O símbolo do flip-flop R-S com clock é mostrado na fig.

Fig. Circuito lógico interno do flip-flop R-S com clock

O detector de transição é um circuito que habilitará, por alguns instantes,

as entradas SET e RESET, durante a transição de CLOCK. O circuito típico de

um detector de transição é mostrado na fig.

Fig. Circuitos detectores de transição positiva e negativa

Os tempos dos pulsos de CLK* correspondem aos tempos de atraso da

porta NOT, em torno de 5 ns.

Flip-Flop J-K

O símbolo do flip-flop J-K é mostrado na fig.

A operação do flip-flop J-K é semelhante à do flip-flop R-S. A diferença é

que o flip-flop J-K não possui a condição proibida, ou seja, J = K = 1. Nessa

situação, a saída será complementada (valor anterior será invertido).

O circuito interno do flip-flop J-K é mostrado na fig. 4-9:

Flip-Flop D

O símbolo do flip-flop D é mostrado na fig.

O circuito interno do flip-flop D é mostrado na fig. 4-11:

Circuito lógico interno do flip-flop D

Latch D

O símbolo lógico do latch D é mostrado na fig. 4-12. Diferentemente do

flip-flop D, o latch D possui uma entrada EN. Quando esta entrada estiver

habilitada, a saída é a cópia da entrada. Se ela estiver desabilitada, a saída

não mudará.

O circuito interno é mostrado na fig.

Entradas Assíncronas