Risc E Cisc

Etapa 1

Passo 2( aluno)

Nome:

Ra:

RISC X CISC

Falaremos sobre as arquiteturas de processadores risc e cisc, as suas diferenças e modo de funcionamento . As máquinas risc utilizam os registros da ucp para armazenar parâmetros e variáveis em chamadas de rotinas e funções.

Um dos fatores principais que permite aos processadores risc atingir seu objetivo de completar a execução de uma instrução, pelo menos a cada ciclo de relógio é o emprego de pipeline em larga escala. A arquitetura risc não faz uso de microprogramação sendo suas instruções de código de maquina de tamanho fixo usando modos de endereçamento simples que torna o projeto do processador mais simples. As instruções dos processadores risc são basicamente do tipo load e store, desvio e de operações aritméticas e lógicas reduzindo com isso seu tamanho.

No caso de um chip estritamente risc o programador já teria um pouco mais de trabalho, pois como disporia apenas de instruções simples teria sempre que combinar várias instruções sempre que precisasse executar alguma tarefa mais complexa outra evolução da arquitetura risc para a arquitetura cisc tem relação com a chamada de retinas e passagem de parâmetros. Estudos indicam que as chamadas de funções consomem um tempo significativo de processador.

Elas requerem poucos dados, mas demoram muito tempo nos acessos a memória. Em virtude disso, na arquitetura risc foram utilizados mais registradores. As chamadas de função que na arquitetura cisc ocorriam com acessos à memória, mas na risc isso era feito dentro do processador mesmo, utilizando os registradores que foram colocados a mais.

Os processadores baseados na computação de conjunto de instruções reduzido não têm microprogramação às instruções são executadas diretamente pelo hardware. Como característica esta arquitetura além de não ter microcódigo tem o conjunto de instruções reduzido bem como baixo nível de complexidade. Talvez a característica mais marcante das arquiteturas risc seja a de possuir um conjunto de instruções menor todas também com largura fixa que as máquinas que possuíam a arquitetura cisc, porém com a mesma capacidade. Vem daí o nome dado à arquitetura risc computadores com um conjunto reduzido de instruções.

Agora falaremos da arquitetura cisc,os processadores cisc usam mais a memória para a tarefa e possui instruções microprogramadas. A cisc é implementada e guardada em microcódigo no processador, sendo difícil modificar a lógica de tratamento de instruções. Esta arquitetura suporta operações do tipo “a=a+b” descritas por “add a, b”, ou seja, podem simplesmente utilizar dois operandos para uma única instrução, sendo um deles fonte e destino acumulador e permite um ou mais operadores em memória para a realização das instruções.

Com isto se comprova a necessidade de abranger um elevado leque de modelos de endereçamento, com acesso direto à memória e com apontadores para as variáveis em memória, armazenados eles próprios ponteiros em células de memória. Examinando de um ponto de vista um pouco mais prático, a vantagem de uma arquitetura cisc é que já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores, que já dispõe de praticamente todas as instruções que serão usadas em seus programas. Os processadores cisc têm a vantage de reduzir o tamanho do código executável por já possuírem muito do código comum em vários programas, em forma de uma única instrução.

A maior diferença entre as arquiteturas são.

Risc

Múltiplos conjuntos de registradores, muitas vezes superando 256.

Três operandos de registradores permitidos por instrução (por ex., add R1, R2, R3)

Passagem eficiente de parâmetros por registradores no chip (processador)

Instruções de um único ciclo (ex. load e store).

Controle hardwired (embutido no hardware)

Altamente paralelizado (pipelined)

Instruções simples e em número reduzido.

Instruções de tamanho fixo.

Complexidade no compilador.

Apenas instruções load e store podem acessar a memória.

Poucos modos de endereçamento.

Cisc

Único conjunto de registradores, tipicamente entre 6 e 16 registradores.

Um ou dois operandos de registradores permitidos por instrução (por ex., add R1, R2).

Passagem de parâmetros ineficiente através da memória.

Instruções de múltiplos ciclos.

Controle microprogramado.

Fracamente paralelizado.

Muitas instruções complexas.

Instruções de tamanho variável.

Complexidade no código.

Muitas instruções podem acessar a memória.

Muitos modos de endereçamento.

Concluímos então que a diferença entre processadores risc e cisc já não reside no tamanho nem no tipo do conjunto de instruções, mas sim na arquitetura em si.

As nomenclaturas risc e cisc já não descrevem a realidade das arquiteturas atuais o que conta atualmente é velocidade com que o processador consegue executar as instruções que lhe são passadas e a fiabilidade com que consegue correr o software.

Etapa 2 Subsistema de memória

Passo1( Aluno)

Para o correto e eficaz funcionamento da manipulação das informações (instruções de um programa e dados) de e para a memória de um computador, verifica-se a necessidade de se ter, em um mesmo computador, diferentes tipos de memória. Para certas atividades, por exemplo, é fundamental que a transferência de informações seja a mais rápida possível. É o caso