CISC RISC

INTRODUÇÃO

RISC CISC E HIBRIDA

O RISC é um projeto menos complicado que usa muitas instruções mais simples para executar uma operação comparável e em menos tempo que um processador CISC que executa um comando maior e mais complicado. Os chips RISC podem ser fisicamente menores que os chips CISC. E pelo fato de usarem menos transistores, geralmente sua fabricação é mais barata e produzem menos calor.

A primeira máquina RISC moderna foi o minicomputador 801 construído pela IBM, começando em 1975. Entretanto, a IBM não publicou nada a seu respeito até 1982. Em 1980, um grupo em Berkeley, liderado por David Patterson e Carlo Séquin, começou a projetar pastilhas RISC VLSI. Eles criaram o termo RISC e batizaram sua pastilha de CPU de RISC I, seguida de perto pela RISC II. Um pouco mais tarde, em 1981, do outro lado da baía de São Francisco, em Stanfor, John Hennessy projetou e fabricou uma pastilha RISC negando as vantagens do RISC. Ao mesmo tempo, os criadores de software relutam em converter seus programas para versões compiladas RISC quando ainda não há muitas pessoas usando PCs baseados em RISC.

um pouco diferente, que ele chamou de MIPS.

Muitas previsões vêm afirmando que o futuro dos processadores caminha para um projeto RISC, e provavelmente elas estejam corretas. Mas não tem havido um movimento de venda em massa do RISC, por duas razões. A mais importante delas é manter a compatibilidade com o vasto número de softwares aplicativos, desenvolvido para trabalhar com os processadores Intel CISC mais antigos. A Segunda razão é que você não recebe todos os benefícios da arquitetura RISC, a não ser que esteja usando um sistema operacional e programas que tenham sido criados e compilados especificamente para tirar vantagens das operações RISC. Alguns fabricantes de computadores estão oferecendo processadores RISC para se projetarem como líderes em tecnologia. Eles executam os antigos programas CISC somente através da emulação de um processador CISC, o que acaba

negando as vantagens do RISC. Ao mesmo tempo, os criadores de software relutam em converter seus programas para versões compiladas RISC quando ainda não há muitas pessoas usando PCs baseados em RISC.

O que é um CISC?

É um processador capaz de executar centenas de instruções complexas diferentes sendo, assim, extremamente versátil. Grande parte dos processadores Intel e Motorola Têm o desenho CISC. A vantagem de uma arquitetura CISC é que já temos muitas das instruções guardadas nos próprio processador, o que facilita o trabalho dos programadores de linguagem de máquina, dispondo assim de praticamente todas as instruções que serão usadas em seus programas.

O CISC tem uma grande riqueza na especificação de modos de endereçamento.

• Como funciona um CISC?

Essa arquiteturas faz o parelelismo entre as instruções, para que hoje a maioria dos sitemas CISC de alto desempenho implementem um sistema que converta as instruções complexas em várias instruções simples, normalmente chamado de microinstruções.

O firmware é um recurso importante e essencial de quase todas as arquiteturas CISC. O frmware significa que cada instrução de máquinaé interpretado por um microprograma localizado em uma memória de circuito integrado no processador. As instruções são compostas são decodificadas internamente e executas com uma série de microinstruções armazenadas em uma ROM interna. Isso vai exigir vários ciclos de clock, pelo menos uma microinstrução. Portanto, assim como os chips CISC utilizam comandos que incorporam uma variedade de pequenas instruções para executar uma única operação.

Quando um sistema operacional ou um aplicativo requer uma dessas ações, envia ao processador o nome do comando a ser feito em conjunto com outras informações complementares caso necessite. Mas cada um desses comandos da ROM do CISC variam em tamanho e, portanto, o chip deve verificar primeiro a quantidade de espaço necessário para executar o comando e poder reservá-lo na memória interna. Além disso, o processador deve determinar a maneira correta de carregar e armazenar o comando, processos que juntos prejudicam a agilidade do sistema.

O processador envia o comando solicitando uma unidade que o decodifica em instruções menores que poderão ser executadas por um nanoprocessador, uma espécie de processador dentro do processador. E a não ser as instruções independente, pois são instruções menores procedentes da decodificação de ma instrução maior, só é permitido realizar uma intrução por vez.

Atráves do complexo circuito do chip, o nanoprocessador executa cada uma das instruções de comando. A execução deste circuito também lentilizam o processo. Para cada instrução um chip CISC requer de quatro a dez ciclos de clock.

O que é um RISC?

Procurando aumentar a velocidade de processamento se descobriu com base em experimentos que, com uma determinada arquitetura de base, a execução de programas compilados diretamente com microinstruções e uso da memória externa para o circuito integrado resultavam ser mais eficiente, graças ao tempo de acesso a memória que foi diminuindo à medida que melhorou a sua tecnologia de encapsulamento.

A idéia foi inspirada no fato de muitas das características que foram incluídas nos projetos tradicionais de C

Além disso, a velocidade do processador em relação a memória de computador que a acessava estava cada vez mais alto.

Devido a um conjunto de intruções simplificadas, estas que podem ser implantadas por um hardware diretamente ligado à CPU a qual elimina o microcódigo e a necessidade de decodificar instruções completas.

Tanto a Intel como a AMD, perceberam que usar alguns conceitos da arquitetura RISC em seus processadores poderia ajudá-las a criar processadores mais rápidos. Porém, ao mesmo tempo, existia a necessidade de continuar criando processadores compatíveis com os antigos. Não adiantaria muito lançar um Pentium ll ou Athlon extremamente rápidos, se estes não fossem compatíveis com os programas que utilizamos.

A idéia então passou a ser contruir chips híbridos, que fossem capazes de executar as instruções x86, sendo compatíveis com todos os programas, mas ao mesmo tempo comportando-se iinternamente como chips RISC, quebrando essas instruções complexas em instruções simples, que podem