Comparação entre a arquitetura de Risc e Cisc

Comparação entre as arquiteturas de computadores Risc e Cisc

Sumário: Processadores Risc (Redudec Instruction Set Computer) e Cisc (Complex Instruction Set Computer).

Como nos dias atuais, cada vez mais, o importante é o desempenho do processador, faremos uma comparação entre Ris e Cisc, para chegarmos a alguma conclusão. Conclui-se que a diferença entre esses processadores já não reside no tamanho nem no tipo do conjunto de instruções, mas sim na arquitetura em si. E já não descrevem a realidade das arquiteturas atuais.

1- Introdução:

Risc e Cisc não só exatamente tecnologias, são antes estratégias de projetos de CPU's- abordagens para atingir um certo número de objetivos definidos em relação a um certo conjunto de problemas.

Cada uma delas foi uma abordagem ao projeto de máquinas mais eficiente da época. Os projetistas levaram em consideração as limitações da tecnologia da altura (limitações essas que são exatamente as mesmas de hoje). Compreender essas limitações e a forma como os projetistas trabalhavam com elas é a chave para perceber os dois tipos e arquitetura. Três tecnologias que que contribuíram para que as máquinas fossem mais rápidas são: VLSI, memória/armazenamento, e compiladores nos anos 70 e início doas anos 80.

Memória e armazenamento

Nos anos 70, usavam memória de cariz magnético, que era cara e bastante lenta. Na introdução da RAM, a velocidade melhorou, mas o custo do produto ainda era bem alto.

Compiladores

O trabalho de um compilador era traduzir código escrito numa linguagem de alto nível, como C ou Pascal em Assembly, o assembly era convertido para uma código máquina, que demorava bastante e esperava-se que fosse uma tradução correta.

VLSI

Na tecnologia VLSI ( Very Large Scale Integration), era simplesmente impossível colocar muitas funcionalidades num único chip.

Cisc

No início dos anos 70, um grande número de investigadores e projetistas defendiam que a única maneira de contornar os grandes problemas dos softwares, que eram cada vez mais caros, era transporta-lo para o " cada vez mais barato, hardware". A ideia de mover o fardo da complexidade do software para hardware, foi a ideia impulsionadora por trás da filosofia CISC. Alguns investigadores sugeriram que uma maneira de tornar o trabalho dos programadores mais fácil seria fazer com que o código assembly se parecesse mais com o código das linguagens de alto nível (C ou Pascal). A sua motivação primária era reduzir o custo global do sistema fazendo computadores para os quais fosse mais fácil de programar. Ao simplificar o trabalho dos programadores, pensava-se que os custos seriam mantidos num nível razoável. Assim, ao reduzir o tamanho dos programas conseguiam-se dois propósitos: por um lado era necessária uma menor quantidade de memória para armazenar o código; e por outro o tempo de execução era, também, diminuído pois havia menos linhas de código para executar. Outra das características das máquinas CISC era a utilização de micro código. A micro programação era mesmo uma das características primordiais que permitia aos projetistas a implementação de instruções complexas em hardware.

Com a micro programação é quase como termos um mini processador dentro do processador. A unidade de execução é um processador de microcódigo que executa micro instruções. Os projetistas usam essas micros instruções para escrever micro programas que são armazenados numa memória de controle especial. Quando uma instrução normal de um programa é carregada da memória, descodificada e entregue ao processador de micro- código, este último executa a tarefa de microcódigo adequada.

O microcódigo tinha que ser altamente otimizado, eficiente e bastante compacto para que os custos de memória não começassem a crescer desmesuradamente. Como os micro programas eram, agora, tão grandes, era bastante mais difícil testá-los, detectar e corrigir erros. Era necessário uma solução num único chip, uma solução que fizesse melhor uso dos escassos recursos disponibilizados (transístores). No entanto, para que todo um processador coubesse num só chip, algumas das suas funcionalidades teriam que ser deixadas de fora. A complexidade teve que ser retirada do hardware e ser passada para o software. Após vários estudos, concluíram que, um pequeno conjunto de instruções fazia a maior parte do trabalho. Ao incluir apenas um pequeno grupo de instruções numa máquina, poder-se-ia deixar de fora o suporte do microcódigo e passar a usar a execução direta.

Risc

A necessidade de microcódigo seria e simplesmente eliminada. Na arquitetura RISC, o papel do compilador é muito mais proeminente. O sucesso deste tipo de arquitetura depende fortemente da “inteligência” e nível de otimização dos compiladores que se “aproveitam” da maior responsabilidade que lhes é concedida para poderem debitar código mais otimizado. Este ato de transferir o fardo da otimização do código do hardware para o compilador foi um dos mais importantes avanços da arquitetura RISC. Como o hardware era, agora, mais simples, isto significava que o software tinha que absorver alguma da complexidade, examinando agressivamente o código e fazendo um uso prudente do pequeno conjunto de instruções e grande número de registos típicos desta arquitetura. Assim, as máquinas RISC dedicavam os seus limitados recursos (transístores) a providenciar um ambiente em que o código poderia ser executado tão depressa quanto possível.

RISC e CISC

Armazenamento e memória

A memória, hoje em dia, é rápida e barata. Os processadores da era pós-RISC têm conjuntos de instruções cada vez maiores de um tamanho e diversidade sem precedentes.

Arquitetura Risc Arquitetura Cisc

Poucas instruções Muitas instruções

Instruções executadas pelo hardware Instruções executadas por microcódigos

Instruções com formato físico Instruções com diversos formatos

Instruções utilizam poucos ciclos de maquina Instruções utilizam múltiplos ciclos

Instruções com poucos modos de endereçamento Instruções com diversos modos de endereçamento

Arquitetura com muitos registradores Arquitetura com poucos registradores

Arquitetura pipelining Pouco uso da técnica pipelining

Compiladores

Houve um tremendo avanço nos últimos anos. A próxima geração de arquiteturas (como o IA-64 ou Merced da Intel) dependem apenas do compilador para ordenar as instruções, tendo em vista a máxima taxa de instruções executadas.

Os programadores de compiladores RISC preferem o modelo de execução registo-registo de forma possam manter os operandos que vão ser reutilizados em registos, em vez de repetirem os acessos à memória de cada vez que é necessário um operando. Usam, por isso, LOAD’s e STORE’s para aceder à memória para que os operandos não sejam rejeitados após terminada a execução de uma determinada instrução, como acontece nas arquiteturas que utilizam um modelo de execução memória-memória.

VLSI

O número de transístores que cabem numa placa de silício é extremamente elevado e com tendência a crescer ainda mais. O problema agora já não é a falta de espaço para armazenar as funcionalidades necessárias, mas o que fazer com todos os transístores disponibilizados. Procuram mais funcionalidades para integrarem nos seus processadores, para fazerem uso dos vastos recursos disponíveis. A maioria das funcionalidades pós-RISC são uma consequência direta do aumento do número de transistores disponíveis. Uma instrução é um comando codificado em 0’ s e 1’ s, que leva o processador a fazer algo.

O que realmente distingue os processadores RISC dos CISC, está relacionado com a arquitetura em si e não tanto com o conjunto de instruções. Os processadores RISC têm um maior número de registos de uso geral. A melhor maneira de escrever um código rápido é maximizar o número de operações executadas diretamente no processador e minimizar o número de acessos aos dados guardados na memória RAM.

Os processadores RISC têm arquiteturas que minimizam o número de instruções que manipulam dados diretamente na memória. Realizam as operações lógicas diretamente nos registos internos, e quando chegam ao valor final, este é finalmente guardado na memória.

5. O FUTURO…

A maior ameaça para RISC e CISC é uma nova arquitetura denominada EPIC (Explicit Parallel Instruction Computer). Essa arquitetura pode executar várias instruções em paralelo umas com as outras. Foi criada pela Intel e é, de certa forma, a combinação das arquiteturas RISC e CISC.

Por causa do mercado, não é provável que a arquitetura CISC desapareça num futuro próximo, mas a arquitetura RISC poderá vir a ser uma arquitetura em extinção.

6. CONCLUSÃO

A diferença entre processadores RISC e CISC está na arquitetura em si. As nomenclaturas RISC e CISC já não descrevem a realidade das arquiteturas atuais. O que conta atualmente é a velocidade com que o processador consegue executar as instruções que lhe são passadas e à fiabilidade com que consegue correr o software.