O Relatório FlipFlop

Aula prática/relatório: 01	Eletrônica Digital 2 – 2020/2
Data realização: 03/03/2021	Data de entrega: 08/03/2021
Conteúdo Programático:  Circuitos Sequenciais Síncronos – contadores assíncronos
Aluna: Camila Biazeto de Souza

1. Metodologia

Para a realização das simulações foi utilizado o software Proteus visto devido a falta de materiais para a montagem dos circuitos. O relatório é dividido em duas partes já determinadas pelo roteiro de aula: (A) Simulações para fixação de conteúdos e (B) Simulações relacionadas a aula prática.

1. Simulações

1. Parte A

Foi realizado a montagem de Latches com portas NAND e NOR, comparadas as tabelas verdades e realizadas simulações para comprovar tal:

Figura 1: Latch porta NAND        Figura 2: Latch porta NOR

[pic 1][pic 2]

               Fonte: Autoral.                                                                                 Fonte: Autoral.

Tabela 1: Latch SR com portas NAND                                            Tabela 2: Latch SR com portas NOR

SET	RESET	SAÍDA
0	0	inválido
0	1	Q = 1
1	0	Q = 0
1	1	mantém
SET	RESET	SAÍDA
0	0	mantém
0	1	Q = 1
1	0	Q = 0
1	1	inválido

   Figura 3: Simulação com Latch SR porta NAND                                  Figura 4: Simulação com Latch SR porta NOR

[pic 3][pic 4]

 Fonte: Autoral.                                                                                           Fonte: Autoral.

Foi optado por utilizar o Latch SR com porta NOR mais o conjunto de portas AND para poder fazer o controle, com a ideia de o circuito habilitar quando o controle for nível alto:

  Figura 5: Latch SR NOR com portas AND                              Figura 6: Simulação Latch SR NOR com portas AND

[pic 5][pic 6]

 

            Fonte: Autoral.                                                                                  Fonte: Autoral.

Tabela 3: Latch SR NOR controle de portas AND

C	R	S	Q
0	X	X	Mantém
1	0	0	Mantém
1	0	1	1
1	1	0	0
1	1	1	-

Utilizando o Latch da figura 5 e adicionando um detector de bordas, a partir de uma porta AND recebendo sinal de CLK e (porta NOT) faz com que o circuito tenha mudanças a partir da borda de subida do CLK. Com isso o Latch torna-se um Flip-Flop de borda ascendente, pois estes são circuitos ativados pela transição do sinal de controle, diferentemente dos Latches que são sensíveis ao nível lógico. É possível verificar na figura 8, o sinal de CLK e então o sinal de ativação do circuito causado pelo controle.[pic 7]

        Figura 7: FF SR com borda ascendente                         Figura 8: Simulação CLK e sinal após passar pelo controle

[pic 8]        [pic 9]

               Fonte: Autoral.                                                                             Fonte: Autoral.

        Agora com a figura 5 ainda ao adicionar um único sinal de entrada e um controle, sendo nas portas AND uma entrada D e outra , é obtido um Latch do tipo D. O que difere este Latch dos outros é o estado indesejado que ocorria nestes (Q = ) não ocorre mais. [pic 10][pic 11]

      Figura 9: Latch D a partir de Latch SR                                               Figura 10: Simulação Latch D[pic 12]

[pic 13]

                           Fonte: Autoral.                                                                          Fonte: Autoral.    

Tabela 4: Latch D

C	D	Q
0	X	Mantém
1	0	0
1	1	1

        Baseando no último circuito, foi montado um FF do tipo T que também não apresenta o caso indesejado, porém ele necessariamente depende de sua memória para os seguintes. Neste caso, foi montado com auxílio de um Latch JK devido aos problemas de simulação apenas com Latch SR.