Relatório 6 - Células de Memória

Pratica 6 – Células de Memória

Nome do autor: João Victor Nascimento Santos

Filiação: Engenharia Elétrica UFPI

Email: [e-mail]

Resumo: Nesta prática observaremos o funcionamento de células de memória básicas em circuitos digitais: Os flip-flops, circuitos lógicos sequencias que podem “armazenar” o valor de 1 bit, a utilização de flip flops é de grande importância para a Eletrônica Digital, por sua vasta aplicação.

Palavras-chave: Circuitos Digitais, Flip-Flops, Circuitos Sequenciais.

Abstract: In this practice we will observe the operation of basic memory cells in digital circuits: flip-flops, logic sequences circuits that can "store" the value of 1 bit, the use of flip flops is of great importance for Digital Electronics, for its vast application.

Keywords: Digital Circuits, Flip-Flops, Sequential Circuits

I – OBJETIVOS.

• Implementar e verificar o funcionamento de células de memória do tipo Latch;
• Implementar e verificar o funcionamento de células de memória do tipo Flip-Flop;

II – MATERIAL UTILIZADO.

• CI’s 7404, 7400, 7474, 74112;
• Jumpers; Módulo de treinamento didático:
• Kit de Eletrônica Digital XD101.

III – DESENVOLVIMENTO TEÓRICO.

1. Introdução

        Em circuitos digitais, o flip-flop é um circuito digital sequencial capaz de servir como uma memória de um bit. Um circuito combinacional é constituído por um conjunto de portas lógicas as quais determinam os valores das saídas diretamente a partir dos valores atuais das entradas. Pode-se dizer que um circuito combinacional realiza uma operação de processamento de informação a qual pode ser especificada por meio de um conjunto de equações Booleanas. No caso, cada combinação de valores de entrada pode ser vista como uma informação diferente e cada conjunto de valores de saída representa o resultado da operação. Um circuito sequencial, por sua vez, emprega elementos de armazenamento denominados latches e flip-flops, além de portas lógicas. Os valores das saídas do circuito dependem dos valores das entradas e dos estados dos latches ou flip-flops utilizados. Como os estados dos latches e flip-flops é função dos valores anteriores das entradas, diz-se que as saídas de um circuito sequencial dependem dos valores das entradas e do histórico do próprio circuito. Logo, o comportamento de um circuito sequencial é especificado pela sequencia temporal das entradas e de seus estados internos. flip-flop tipicamente possui dois sinais de entrada, um sinal de clock, e um sinal de saída. Alguns flip-flops também incluem um sinal da entrada clear, que limpa a saída atual. Como os flip-flops são implementados na forma de circuitos integrados, eles também necessitam de conexões de alimentação. A pulsação ou mudança no sinal do clock faz com que o flip-flop mude ou retenha seu sinal de saída, baseado nos valores dos sinais de entrada e na equação carecterística do flip-flop. De forma geral podemos representar o flip-flop como um bloco onde temos 2 saídas:  e , entrada para as variáveis e uma entrada de controle (Clock). A saída Q será a principal do bloco. Este dispositivo possui basicamente dois estados de saída. Para o flip-flop assumir um destes estados é necessário que haja uma combinação das variáveis e do pulso de controle (Clock).[pic 1][pic 2]

Primeira Montagem: Latch RS

1. Descrição do funcionamento:

 Consiste no tipo mais básico de Flip-Flop, onde temos as duas saídas Q e Q’ e suas variáveis de entrada são um Set e um Reset, onde o Set seleciona o nível lógico 1 na saída do circuito (Q) e o Reset que seleciona o nível lógico 0 na saída (Q’).  

1. Circuito Lógico:

[pic 3]

Figura 1. Circuito Lógico da primeira montagem.

1. Diagrama Elétrico:

[pic 4]

Figura 2. Diagrama elétrico da primeira montagem.

1. Diagramas de Tempo:

[pic 5]

Figura 3. Diagrama elétrico da primeira montagem.

1. Tabelas:

TABELA 1 - TABELA VERDADE DA PRIMEIRA MONTAGEM.

SET	CLEAR	Q
0	0	[pic 6]
0	1	0
1	0	1
1	1	[pic 7]

TABELA 2 - TABELA DE VERIFCAÇÃO DA PRIMEIRA MONTAGEM.

SET	CLEAR	Q
0	0
0	1
1	0
1	1

.

Segunda Montagem: Latch D

1. Descrição do funcionamento:

        O latch R-S síncrono não consegue evitar o estado de oscilação quando os atrasos de propagação forem iguais e ocorrer a transição de R=S=1 para R=S=0. Introduzindo um inversor entre as entradas R e S, as mesmas serão complementares, fazendo com que o circuito atue na região normal de operação. Tal circuito é conhecido com latch D (latch transparente). O flip-flop J-K, é implementado pelo CI 74LS74N, porém, como o Latch não possui clock, troca-se o mesmo por uma chave EN (Enable).

1. Diagrama Elétrico

[pic 8]

Figura 4. Diagrama elétrico da segunda montagem.

1. Diagramas de Tempo : 

[pic 9]

Figura 5. Diagrama de Tempo da segunda montagem.

1. Tabelas:

TABELA 3 - TABELA VERDADE DA SEGUNDA MONTAGEM.

EN	D	Q
0	X	Não Muda
1	1	1
1	0	0

TABELA 4 - TABELA VERDADE DA SEGUNDA MONTAGEM.

EN	D	Q
0	X
1	1
1	0

Terceira montagem: Flip-Flop J-K.

1. Descrição do funcionamento:

        O flip-flop J-K aprimora o funcionamento do flip-flop R-S interpretando a condição S = R = 1 como um comando de inversão. Especificamente, a combinação J = 1, K = 0 é um comando para ativar (set) a saída do flip-flop; a combinação J = 0, K = 1 é um comando para desativar (reset) a saída do flip-flop; e a combinação J = K = 1 é um comando para inverter o flip-flop, trocando o sinal de saída pelo seu complemento. Fazendo J = K o flip-flop J-K se torna um flip-flop T(Toggle). O flip-flop J-K, é implementado pelo CI 74LS112N.