Ris E Cisc

Arquiteturas de Processadores RISC e CISC

No decorrer dos períodos da indústria de computadores os especialistas das maiores potências elaboradoras têm rebuscado processos e métodos que auxiliem no aperfeiçoamento do desempenho e na capacidade dos sistemas de computação. Durante as décadas de uso do computador, é notório que o hardware teve um processo evolutivo mais rápido que o software, mas sua manutenção e desenvolvimento não evoluíram em custo/beneficio.

Com o surgimento da micro programação em 1951, houve uma simplificação na tarefa de desenvolver códigos complexos em microcódigos, induzindo os projetistas a criar mais e mais instruções devido a sua facilidade e flexibilidade, com o surgimento da real vantagem em custo/beneficio. O sistema pioneiro de computação em microcódigo foi o Sistema IBM/360, responsável também por originar o conceito de família de computadores.

Seguindo essa linha de desenvolvimento surge a arquitetura CISC (Complex Instruction Set Computer, ou “Computador com um Conjunto Complexo de Instruções”.) sendo apropriado para executar várias centenas de instruções complexas distintas, com extrema versatilidade, detém a vantagem de reduzir o tamanho do código executável por já possuir muito do código comum em vários programas, em forma de uma única instrução. Tem como elementos basilares o uso do microcódigo, a constituição de conjuntos com fluxogramas completos/eficientes e a criação de máquinas de “alto nível”.

Em contrapartida muitas das implementações da arquitetura CISC eram tão complexas que precisavam ser distribuídas por vários chips, o que não é o ideal, assim fez-se necessário um recurso em um único chip, uma saída que perpetrasse melhor o uso dos escassos recursos disponíveis, os transístores. Mas, para que todo um processador coubesse em um chip, determinadas funcionalidades deveriam ser deixadas de fora. Assim a complexidade teve que ser retirada do hardware e ser passada para o software, a memória estava sendo barateada e os compiladores eram cada vez mais eficientes.

Nesse contexto surge a arquitetura RISC (Reduced Instruction Set Computer ou “Computador com um Conjunto Reduzido de Instruções”) como alternativa ao modelo CISC, essa arquitetura de processadores beneficia um conjunto simples e pequeno de instruções. Ela não possui microcódigo e tendo um conjunto de instruções reduzido tem baixo nível de complexidade. Um dos atributos mais importantes dos processadores RISC é que a memória externa só era acessível por uma instrução de armazenar carga. A expressão “reduzido” é equivocadamente associada a simples eliminação das instruções para consequentemente resultar em menor conjunto de instruções. O termo na verdade descreve a redução aplicada às instruções ao trabalho a ser realizado.

A arquitetura RISC tem como elementos base: pequeno conjunto de instruções com largura fixa; menor quantidade de modos de endereçamento; uso de pipeline - o processamento em pipeline divide a execução de instruções em várias partes, cada uma das quais tratadas por um hardware dedicado exclusivamente a ela; execução rápida de cada instrução.

RISC X CISC

Sempre houve uma grande polêmica em torno de qual dessas plataformas é a melhor, com vários temas para discussão,