Serial Peripheral Interface Ou SPI

Serial Peripheral Interface ou SPI é um protocolo que permite a comunicação do microcontrolador com diversos outros componentes, formando uma rede. Em modo "escravo", o microcontrolador comporta-se como um componente da rede, recebendo o sinal de relógio. Em modo "mestre", o microcontrolador gera um sinal de relógio e deve ter um pino de entrada/saída para habilitação de cada periférico.

A Interface Periférica Serial Bus, ou barramento SPI é um síncrona de dados serial padrão de fato , chamado por Motorola , que opera em full duplex mode. Dispositivos se comunicam em master / slave modo em que o dispositivo mestre inicia o quadro de dados . Dispositivos escravos múltiplos são permitidos com individuais de escravos selecionados ( Chip Select linhas). Às vezes SPI é chamado de barramento serial de quatro fios, contrastando com três , dois e um fio de barramentos seriais. SPI é muitas vezes referida como SSI (Synchronous Serial Interface).

Interface

O barramento SPI especifica quatro sinais lógicos:

• SCLK: relógio serial (saída de mestre);

• Mosi: saída, entrada mestre-escravo (saída de mestre);

• MISO: entrada principal, saída de escravo (saída do escravo);

• SS: slave select ( ativo baixo , a saída de mestre).

Convenções de nomenclatura alternativos também são amplamente utilizados:

• SCLK: SCK, CLK: relógio serial (saída de mestre)

• Mosi: SIMO, SDO, DO, DOUT, SO, MTSR: dados seriais para fora; dados para fora, fora de série, dominar transmitir escravo receber

• MISO: SOMI, SDI, DI, DIN, SI, MRST: dados seriais; dados em série, em, dominar receber escravo transmitir

• SS: NCS, CS, CSB, CSN, NSS, STE: Chip select, slave transmitir ativar ( baixo ativo , a saída de mestre)

A convenção SDI / SDO (DI / DO, SI / SO) exige que SDO do mestre ser conectado a SDI sobre o escravo, e vice-versa. Chip select polaridade raramente é ativo alto, embora algumas anotações (como SS ou CS em vez de NSS ou NCS) sugerem o contrário.

SPI porta nomes de pinos para determinados produtos de IC podem ser diferentes daqueles descritos nestas ilustrações.

O mestre não usa um conceito de endereçamento durante a comunicação com o escravo.

Operação

O barramento SPI pode operar com um único dispositivo de mestre, com um ou mais dispositivos escravos.

Caso um único dispositivo escravo é usado, o pino SS pode ser fixado ao nível lógico baixo , se permite que o escravo. Alguns escravos exigem a queda borda (alta → baixa de transição) do chip de escolha para iniciar uma ação como a Maxim MAX1242 ADC , que começa a conversão na referida transição. Com vários dispositivos escravos, um sinal SS independente é necessária a partir do mestre para cada dispositivo escravo.

A maioria dos dispositivos escravos têm saídas tri-state para o seu sinal MISO torna-se alta impedância (logicamente desconectada) quando o dispositivo não estiver selecionada. Dispositivos sem saídas tri-state não pode compartilhar segmentos de barramento SPI com outros dispositivos, só um tal escravo poderia falar com o senhor, e só seu chip select pôde ser ativado.

Transmissão de dados

A configuração de hardware típica utilizando dois registradores de deslocamento para formar uma inter-chip de buffer circular

Para iniciar uma comunicação, o mestre de barramento primeira configura o relógio, utilizando uma frequência de menos do que ou igual à frequência máxima do dispositivo escravo suporta. Estas frequências são geralmente na gama de 100 MHz-10kHz.

O mestre, então, transmite a 0 lógica para o chip desejado sobre chip de linha de seleção. A lógica 0 é transmitido, porque a linha de escolha chip é ativo baixo, significando que seu estado off é uma lógica 1; on é afirmado com uma lógica 0. Se for necessário um período de espera (como para conversão de analógico para digital), então o dono tem de esperar pelo menos, esse período de tempo antes do início da emissão ciclos de relógio.

Durante cada ciclo de relógio SPI, uma transmissão de dados de duplex completo ocorre:

• o mestre envia um pouco na linha de Mosi, o escravo lê-lo de que a mesma linha

• o escravo envia um pouco na linha MISO, o mestre lê-lo de que a mesma linha

Nem todas as transmissões de exigir que todos os quatro dessas operações seja significativa, mas eles acontecem.

Transmissões normalmente envolvem dois registradores de deslocamento de alguns dado tamanho da palavra, tais como oito bits, uma no master e um no escravo, pois eles são conectados em um anel. Os dados são normalmente deslocados para fora com o primeiro bit mais significativo, enquanto a mudança de um novo bit menos significativo no mesmo registo. Após esse registro foi deslocado para fora, o mestre e escravo trocaram valores de registro. Em seguida, cada dispositivo tem esse valor e faz alguma coisa com ele, como escrevê-lo para a memória. Se houver mais dados para troca, os registradores de deslocamento são carregados com novos dados [1] eo processo se repete.

As transmissões podem envolver qualquer número de ciclos de clock. Quando não há mais dados a serem transmitidos, o mestre pára alternando o seu relógio. Normalmente, depois desmarca o escravo.

Transmissões geralmente consistem das palavras de 8 bits, e um mestre pode iniciar múltiplas tais transmissões se deseja / necessidades. No entanto, outros tamanhos de palavra também são comuns, tais como palavras de 16 bits para os controladores de ecrã táctil ou codecs de áudio, como o TSC2101 da Texas Instruments , ou palavras de 12 bits para muitos conversores digital-para-analógico ou analógico-para-digital.

Cada escravo no ônibus que não tenha sido ativado usando sua linha de chip select deve ignorar os sinais MOSI relógio e de entrada, e não deve conduzir MISO. O mestre deve escolher apenas um escravo ao mesmo tempo.

Polaridade relógio e fase