A Memória Cache

4.1. Quais são as diferenças entre acesso sequencial, acesso direto e acesso aleatório?

        O acesso sequencial é linear e por isso, o acesso a um registro requer o acessos de todos os registros anteriores, o acesso direto permite acessar um bloco de endereço exclusivo sem a necessidade de percorrer dados anteriores, após o acesso ao bloco, uma busca sequencial, contagem ou espera é realizada para chegar ao endereço final e no acesso aleatório, cada local endereçável na memória tem um mecanismo de endereçamento exclusivo e dessa forma, pode ser acessado a qualquer momento com tempo constante.

4.2. Qual é a relação entre tempo de acesso, custo de memória e capacidade?

Tempo de acesso mais rápido, maior custo por bit, maior capacidade, menor custo por bit e maior capacidade, tempo de acesso mais lento.

4.3. Como o princípio de localidade se relaciona com o uso de múltiplos níveis de memória?

        Durante a execução de um programa, as referências de memória pelo processador, para instruções e para dados, tendem a se agrupar. Dessa forma é possível organizar os dados de uma forma que dados cuja porcentagem de acessos é mais alta fiquem em uma maior hierarquia, os dados podem se mover nessa hierarquia conforme necessidade.

4.4. Quais são as diferenças entre mapeamento direto, mapeamento associativo e mapeamento associativo em conjunto?

        No mapeamento direto os blocos são endereçados em um endereço específico na memória cache e no mapeamento associativo os blocos podem ser endereçados em qualquer linha da cache e são identificados por meio de tags. O mapeamento associativo em conjunto usa os pontos fortes dos dois anteriores, a cache é dividida em vários conjuntos e cada bloco pode ser endereçado em qualquer linha do seu determinado conjunto.

4.5. Para uma cache mapeada diretamente, um endereço de memória principal é visto como consistindo em três campos. Liste e defina os três campos.

         Os w bits menos significativos identificam uma palavra ou um byte dentro de um bloco da memória principal. Os s bits restantes especificam um dos  blocos da memória principal. A lógica de cache interpreta esses s bits como uma tag de  bits (parte mais significativa) e um campo de linha de r bits. O segundo campo identifica uma das linhas da cache. [pic 1][pic 2][pic 3]

4.6. Para uma cache associativa, um endereço de memória principal é visto como consistindo em dois campos. Liste e defina os dois campos.

        O campo Tag identifica o bloco da memória principal e o campo Palavra identifica a posição específica da palavra dentro do bloco de dados.

4.7. Para uma cache associativa em conjunto, um endereço da memória principal é visto como consistindo em três campos. Liste e defina os três campos.

        O campo Tag identifica um bloco de dados específico, o campo Conjunto é composto por d bits que especificam um dos  conjuntos e o campo Palavra identifica a posição específica da palavra dentro do bloco de dados.[pic 4]