A Arquitetura RISC x CISC

        

O processador é a unidade principal do computador. Ele controla o fluxo dos programas, executa operações lógicas e aritméticas, acessa a memória e faz solicitações aos periféricos. Com a evolução acelerada da tecnologia levou a indústria a criar processadores cada vez mais velozes, o que propiciou o surgimento de diversos estudos sobre o aperfeiçoamento da arquitetura dos computadores, realizado principalmente na década de 1980. Esses estudos foram precursores de um novo tipo de arquitetura, denominada RISC, a qual se contrapõe a arquitetura até então predominante, conhecida como CISC.

Um projeto de pesquisa da IBM identificou que a maioria das instruções da atual arquitetura, na época, eram usadas com pouca freqüência. Apenas uma pequena parcela de instruções eram de fato utilizadas dentre inúmeras instruções a disposição. Os próprios desenvolvedores de sistemas operacionais acostumaram-se a utilizar determinados subconjuntos de instruções, tendendo a ignorar as demais, principalmente as mais complexas.Desde os primeiros processadores, esses utilizavam conjuntos de instruções bastante complexos. Por conta de sua difícil execução, esse tipo de arquitetura exige que o processador analise as instruções e execute pequenas sub-rotinas gravadas dentro do próprio processador. Então surgiu a idéia de construir um processador mais simples, que não necessitasse de microcódigo, deixando o trabalho pesado para os programas. Um computador com conjunto reduzido de instruções (RISC). Com o tempo, este termo acabou por se generalizar e denomina todas as máquinas que obedecessem a um conjunto específico de princípios de arquitetura. Como era preciso identificar os outros computadores não RISC, foi criado o termo CISC, abreviatura de: Complex Instruction Set Computer. Computador com conjunto complexo de instruções.

RISC é a abreviatura de: Reduced Instruction Set Computer. A característica mais marcante de um sistema RISC é sua tendência a possuir um conjunto de instruções menor que o das máquinas CISC. A arquitetura RISC é constituída por um pequeno conjunto de instruções simples que são executadas diretamente pelo hardware, sem a intervenção de um interpretador (microcódigo), ou seja, as instruções são executadas em apenas uma microinstrução. As máquinas RISC só se tornaram viáveis devido aos avanços de software, no aparecimento de compiladores otimizados. Com menor quantidade de instruções e com cada uma delas tendo sua execução otimizada, o sistema deve produzir seus resultados com melhor desempenho, mesmo considerando-se que uma menor quantidade de instruções conduzirá a programas mais longos. O principal objetivo de uma máquina RISC é executar uma instrução por ciclo. Como o acesso à memória utiliza mais ciclos, a solução foi criar um grande número de registradores. Este número de registradores têm grande impacto na performance das máquinas RISC, que só são possíveis devido sua simplicidade de projeto (inexistência de microcódigo).