Respostas Referente ao Questionário do Capítulo
Por: Thiago Gonçalves Novaes • 1/7/2020 • Trabalho acadêmico • 1.295 Palavras (6 Páginas) • 198 Visualizações
Sumário
Respostas do Questionário do Capítulo 42
Bibliografia7
Respostas referenta ao Questionário do Capítulo 4
1)
Palavra = 16 bits --> 16/8 = 2 bytes
Barramento de Endereços = 12 bits --> 2^12 = 4096 bytes
Capacidade em bytes = 4096 * 2 = 8.192 bytes = 8K bytes
2) Acesso a memória refere-se ao extrair alguma informação ou conteúdo existente nela. O tempo de acesso é o período de resposta a partir do momento em que a memória foi chamada até o retorno da informação.
3) As unicas operações possíveis que a memória realiza são: Armazenamento, ou seja, uma gravação a partir da escrita, e a recuparação de uma informação, sendo a operação de leitura.
4) A memória do tipo SRAM é estática, em que o valor de um bit permanece armazenado enquanto houver alimentação elétrica, já a memória do tipo DRAM é dinâmica, ou seja, é necessária uma atualização, onde ela irá se reconstituir repetidamente o valor de cada bit armazenado.
5)
Memória | Endereço | Conteúdo | Total de bits |
A | 15 bits (32K) | 8 | 32K * 8 = 256 bits |
B | 14 bits (16K) | 16 | 16K * 16 = 256 bits |
C | 14 bits (16K) | 8 | 16K * 8 = 128 bits |
6) A função do REM é armazenar termporariamente o endereço de acesso para uma posição de memória, quando há o início de uma operação de leitura ou escrita. Já a função do RDM é armazenar temporariamente uma informação que esteja sendo transferida da memória principalmente para a CPU, sendo leitura, ou vice-versa, na escrita.
7)
O Barramento de endereços é responsável por interligar o processador (UCP) à memória principal (MP), transferindo bits que são os endereços, além disso é unidirecional, ou seja, a informação trafega da UCP para a MP.
O Barramento de dados é responsável por interligar o processador (UCP) à memória principal (MP) através da transferencia de bits de informação, além disso é bidirecional, ou seja, os bits percorrem o barramento UCP para a MP sendo a operação de escrita e no processo inverso sendo a operação de leitura.
O Barramento de controle é responsável por interligar o processador (UCP) à memória principal (MP) através da passagem de sinais de controle sendo tanto leitura quanto escrita.
8)
1 --> REM recebe o endereço da MP
2 --> O endereço é colocado no barramento de endereços
3 --> Sinal de leitura no barramento de controle
4 --> Controlador de memória: decodifica o endereço e localiza a célula
5 --> É colocado a informação do endereço no barramento de dados
6 --> RDM recebe o conteúdo transmitido
9)
1 --> Endreço é colocado na barra de endereços
2 --> Envio de sinal de escrita na barra de controle
3 --> Informação flui na barra de dados
4 --> Memória escreve no endereço enviado
10)
a) REM (Registrador de endereço da memória) = 20 --> E = 20 bits.
b) Célula = 8 bits, então RDM (barra de dados) = 16 bits --> 2 células
c) N = 220 = 1M de endereços, sendo que cada endereço tem 8 bits --> 1M * 8 = 8M bits
11)
a) N= 32K células = 215, sendo uma barra de endereços de 15 bits possui o maior endereço = 111111111111111 = 7FFF h.
b) 15 bits.
c) REM = 15 bits; RDM = barra de dados --> 8 bits
d) N = 215; M = 8; total de bits = N*M --> 215 * 8 --> 215 * 2³ = 218 = 256K bits.
12)
a) 2C81 (em binário) = 0010 1011 1000 0001 --> REM = 16 bits
F5A = 1111 0101 1010 --> RDM = 12 bits
b) N = 216; M = 12; N * M --> 216 * 12 = 3 * 2² * 216 = 3 * 218 = 758K bits
13)
Endereço inicial do 1.º “A” + 1 * 128 = endereço do 1.º “B” (segunda letra)
Endereço inicial do 1.º “A” + 2 * 128 = endereço do 1.º “C” (terceira letra)
Endereço inicial do 1.º “A” + 9 * 128 = endereço do 1.º “J” (décima letra)
9 * 128 = 1152 = 480 h
27FA h + 480 h = 2C7A h
14)DRAM SRAM
5,00 + 0,00001x = 1,00 + 0,00002x
(0,00002 – 0,00001)x = 5,00 – 1,00
0,00001x = 4,00
x = 40.000 bits (aproximadamente 40K bits)
15)
Memória Principal | Memória Cache | |
Tempo de Acesso | 50-10 nanossegundos | 5-10 nanossegundos |
Capacidade | Alta | Média |
Temporariedade | Média: dados permanecem mais tempo do que na memória cache | Pequena: menor que a duração da execução dos programas |
...