Sistemas Digitais

Título: Sistemas Digitais

Danilo Rodrigo Possati1, Guilherme Araújo Rodrigues2, Raquel Alves3, Weslei Henrique dos Santos4

Departamento de Computação - Universidade do Estado de Mato Grosso (UNEMAT)
Colíder – MT – Brasil

[e-mail], [e-mail], [e-mail], [e-mail]

Resumo. Definição e demonstração de como funcionam os circuitos combinacionais, circuitos sequenciais e circuitos de controle, apresentação da ferramenta ISE e desenvolvimento em VHDL.

1. 1. Introdução

        Este trabalho tem por objetivo definir a função dos circuitos combinacionais, circuitos sequenciais e circuitos de controle, demonstrado através de tabelas e figuras a estrutura de cada um. Todos eles fazem parte de um sistema digital, que é sistema no qual os sinais têm um número finito de valores discretos. Os sistemas digitais são usados no processamento de informação (também chamado de processamento de dados e processamento de sinais, dependendo da aplicação específica), em que se tornaram prevalecentes e substituíram os sistemas analógicos anteriores. (ERCEGOVAC, 2000)

        O primeiro circuito apresentado é o Combinacional, um sistema digital no qual o valor da saída em qualquer instante depende do valor da entrada nesse mesmo instante (e não dos valores anteriores). Em seguida é apresentado o circuito sequencial que é demonstrado através de um Flip-Flop. Flip-Flops são circuitos sequenciais, também conhecidos como biestáveis por possuir estados lógicos estáveis 0 e 1, estes circuitos são de grande importância na eletrônica digital, pois sua função é armazenar níveis lógicos temporariamente, ou seja, funcionam como um elemento de memória. (LOURENÇO, 2005).

        Por último é apresentado o circuito de controle, representado por uma máquina de estados do tipo Moore. A saída de uma máquina de Moore não é independente da sequência de entrada; ao contrário, a influência da entrada sobre a saída ocorre somente através do estado.

1. 2. Desenvolvimento

        Neste seguimento abordamos todos os caminhos realizados para a implementação do trabalho descrito, manifestando todos os resultados adquiridos na execução das tarefas e como tais foram obtidos.

---

        2.1 Circuito Combinacional

        Para representar este circuito foi criada a tabela verdade representada pela tabela abaixo.

[pic 2]

        De acordo com as saídas formas pela tabela verdade acima, foi criada a seguinte expressão lógica inicial:

S = (A' . B . C' . D) + (A' . B . C . D') + (A' . B . C . D) + (A . B' . C . D) + (A . B . C' . D) + (A . B . C . D') + (A . B . C . D)[pic 3]

        A rede de portas para esta expressão é mostrada na Figura 1.

[pic 4]

        [pic 5]

        Utilizando o mapa de Karnaugh foi encontrada a expressão lógica simplificada:

S =  (B . D) + (B . C) + (A . C . D)

[pic 6]        A rede de portas para esta expressão é mostrada na Figura 2.

        [pic 7]

        Para finalizar, é criado o diagrama de tempo para verificar se o circuito está funcionando corretamente.[pic 8]

[pic 9]

---

        2.2 Circuito Sequencial

Segundo Lourenço (2005) “os flip-flops podem ter vários tipos de configurações, porém, todos eles apresentam duas saídas complementares chamadas Q e Q’”.

O mais comum é o flip-flop D sensível à borda (edge-triggered), o que significa que a saída só será alterada quando o sinal de clock estiver em transição de 0 para 1, este componente reage na borda de subida (0 para 1) ou na borda de decida (1 para 0), conforme determinado pelo projeto interno do circuito, mas nunca em ambas as bordas. (DELGADO; RIBEIRO, 2009).

        O flip-flop D apresentado neste trabalho possui uma entrada SET, uma entrada RESET e uma entrada DADOS. O valor de saída é sincronizado com o clock na borda de subida e definida pela entrada DADOS. As entradas SET e RESET tem por função a inicialização do circuito modificando os valores de saída de forma assíncrona.

As entradas SET e RESET são invertidas no circuito flip-flop D e atuam diretamente na saída, ignorando o valor da entrada DADOS e ignorando os pulsos de clock. Quando o valor de SET está ativo, ou seja, nível lógico igual a 0, ele tem a função de forçar a saída de Q para 1, com o RESET ativo, nível lógico 0, o valor de Q é forçado para 0. No caso do nível lógico de ambos estarem ativos, simultaneamente, a saída é indefinida ou insignificante.

[pic 10]Com as entradas SET e RESET desativadas, valor lógico 1, o circuito opera normalmente de forma síncrona e a saída depende exclusivamente da entrada DADOS e do clock. Na borda de subida do clock o valor da saída Q assume o valor da entrada DADOS, nas demais posições do clock o valor de Q é mantido. O Q’ (ou que barrado) é somente a inversão de Q.[pic 11]

        A figura 1 é uma representação do flip flop D sensível à borda de subida e com entradas adicionais para força determinado estado na saída.

SET	RESET	DADOS	CLOCK	Q	Q’
0	0	X	X	INDEFINIDO
0	0	X	X	INDEFINDO
0	1	X	X	1	0
0	1	X	X	1	0
1	0	X	X	0	1
1	0	X	X	0	1
1	1	0	↑	0	1
1	1	1	↑	1	0

Tabela 2: Tabela Verdade

[pic 12]Por meio da tabela verdade apresentada na tabela 2 se demostra as possibilidades implementadas no código VHDL.

[pic 13]

A figura 5 apresenta a descrição VHDL do circuito flip-flop D onde é possível perceber que valor de entrada DADOS é alocado na saída Q quando o pulso de clock transita de 0 para 1.

[pic 14]Diagrama de Tempo mostrando as oscilações entre os valores lógicos 0 e 1 conforme as definições implementadas na descrição VHDL. Também é possível perceber por meio deste diagrama os momentos em que os valores de SET e RESET estão ativos simultaneamente causando um erro lógico.[pic 15]