Sistemas digitais

[pic 2]

UNIVERSIDADE ANHANGUERA-UNIDERP

WELLINGTON QUEIROZ FIGUEIREDO

3008112399

SISTEMA DIGITAL I

Campo Grande

Abril de 2013

WELLINGTON QUEIROZ FIGUEIREDO

3008112399

SISTEMA DIGITAL I

Relatório das experiências realizadas, para

obtenção na Engenharia da computação

apresentado para Universidade Anhanguera

Uniderp.

Orientador:(Profº Jonas Barcellos Moraes)

Campo Grande

Abril de 2013

WELLINGTON QUEIROZ FIGUEIREDO

3008112399

SISTEMA DIGITAL I

Relatório das experiências realizadas, para

obtenção na Engenharia da computação

apresentado para Universidade Anhanguera

Uniderp.

_________________________
Prof: Jonas Barcellos Moraes

(Orientador)

RESUMO

O experimento foi o roteiro sobre o programa MULTISIM em que tivemos que construir 3 projetos, latch SR assíncrono, latch SR síncrono, latch D e FLIP-FLOP D confeccionar usando funções lógicas, mapa de karnaugh e conhecer o funcionamento dos CIs.

---

SUMÁRIO

INTRODUÇÃO ........................................................................................................................ 5

SISTEMA DIGITAL I – Exp. 01 ...............................................................................................6

• PROJETO 1 ....................................................................................................................6
• PROJETO 2 ....................................................................................................................7
• PROJETO 3 ....................................................................................................................8
• SR ASSÍNCRONO ........................................................................................................9
• SR SÍNCRONO ...........................................................................................................10
• LATCH D ....................................................................................................................11
• FLIP-FLOP D ..............................................................................................................12

CONCLUSÃO GERAL............................................................................................................13

BIBLIOGRAFIA......................................................................................................................14

---

INTRODUÇÃO

Os três projetos foram feitos de acordo com estudos anteriores do curso, podendo montar a DLC, somador completo e uma unidade somadora que realiza a soma de número de 4 bits. Latch SR assíncrono  é um dos tipos existentes de Latches SR, este é composto por duas portas NAND que ficam emaranhadas, contando com os bits de entrada S e R, sendo o R a entrada de RESET e a S sendo a entrada de SET, e um bit que armazena a saída do Latch , geralmente representada por Q , e uma outra /Q que é o seu complemento.O estado do Leach NAND SR é representado através da variável de saída Q, independente dos valores dados para as entradas definidas inicialmente para a variável de SET e para a variável de RESET. Latch Sr síncrono apresenta entradas S , R e hablitação, pois são as informações apresentadas nestas entradas que ficam armazenadas no latch. Alguns latches tem a facilidade de serem ligados ou desligados da fonte de sinal conectada às entradas de dados. Latch D é um circuito eletrônico que possui duas entradas (D e CLK) e duas saídas (Q e !Q). Sua característica principal de funcionamento é transferir para a saída Q o valor da entrada de dados D sempre que CLK for 1, e manter o mesmo estado na saída se CLK for 0. Originou-se da necessidade de evitar, no latch RS, a ocorrência do estado proibido. É construído a partir deste ao se colocar um inversor entre as entradas R e S, evitando assim que R=1 e S=1 simultaneamente, o que permitia a ocorrência do estado proibido. Desta maneira, R e S passam a ser denominados D. Flip-flop D é um circuito síncrono de memória com uma entrada (D), um sinal de clock e saídas Q e QQ, sendo esta última responsável por realimentar o circuito com o valor memorizado.  Possui uma entrada que se liga diretamente à saída quando há alteração no clock. Quando esta alteração ocorre, o flip-flop D assume o valor 1 se D = 1 ou 0 se D = 0, independente do valor atual. Pode-se interpretar este flip-flop como uma primitiva linha de atraso ou hold de ordem zero, pois a informação é ligada na saída um ciclo após seu recebimento na entrada.  É o mais econômico e eficiente flip-flop em número de transistores e área de silício.

...