Equivalência de Portas Lógicas

Prática : Equivalência de Portas Lógicas.

Nome do autor: Thalison Vinícius da Silva Fernandes

Afiliação do autor: Engenharia Elétrica - UFPI

E-mail: [e-mail]

 Resumo: Descrever a diferença entre circuitos combinacionais e sequenciais e fazer uma comparação entre os diferentes tipos de Flip-flops, através da implementação dos circuitos lógicos e da análise de tabelas-verdade e diagramas de tempo.

 Palavras-chave: combinacionais, sequenciais, flip-flops, tabelas-verdade, diagramas de tempo.

Abstract: Describe the difference between combinational and sequential circuits and compare the different types of flip-flops by implementing logic circuits and analyzing truth tables and time diagrams.

Key Words: combinational, sequential, flip-flops, truth tables, time diagrams.

I. OBJETIVOS:

• Implementar e verificar o funcionamento de células de memória do tipo Latch;

• Implementar e verificar o funcionamento de células de memória do tipo Flip-Flop.

II. MATERIAL UTILIZADO:

• CI 7400;

• CI 7474;

• CI 74112;

• Jumpers;

• Módulo de treinamento didático: Kit de Eletrônica Digital XD101.

III. DESENVOLVIMENTO TEÓRICO:

1. Introdução

            Os circuitos digitais vistos até agora são combinacionais. Isso significa que os níveis lógicos de saída dependem apenas dos presentes nas entradas no mesmo instante, e as entradas anteriores não tem efeito sobre as saídas, ou seja, não possuem memória. Entretanto, a maioria dos circuitos digitais atualmente são constituídos por circuitos combinacionais e por elementos de memória. A parte combinacional do circuito produz diversas saídas, das quais algumas serão armazenadas em um dispositivo de memória, que retornarão novamente como entradas no mesmo circuito.

       O elemento mais importante e mais utilizado de memória é o flip-flop. Uma porta lógica por si só não tem capacidade de armazenamento, mas algumas portas podem ser conectadas de maneira que possa armazenar. Os flip-flops tem duas saídas chamadas Q e , que são opostas. A imagem a seguir mostra a representação genérica de um flip-flop:[pic 1]

[pic 2] Figura 1. Símbolo geral para um flip-flop.

1. Montagens

Primeira montagem: Latch SR

a)Descrição do funcionamento:

       

            O latch SR é o dispositivo mais simples de memória, e existem duas maneiras de implementá-lo: utilizando portas Nand ou Nor. Nesta montagem utilizaremos o circuito com portas Nand.

           Este circuito possui duas entradas denominadas SET e RESET, que irão definir as saídas Q e . O estado de memória ocorre quando as duas entradas são iguais a 1, ou seja, as saídas não mudam. Ao emitir um pulso de nível lógico baixo na entrada SET, dizemos que o circuito foi ‘setado’. Isso ocorre pois ao emitir o pulso, a entrada Q terá nível lógico 1, e terá nível logico 0, mesmo que a entrada SET volte ao nível lógico 1.[pic 3][pic 4]

        Da mesma forma, ao emitir um pulso nível baixo na entrada RESET, dizemos que o circuito foi ‘limpo’ ou ‘resetado’, e a saída Q terá nível logico 0.

             

b) Diagrama  lógico:

[pic 5]

Figura 2. Diagrama lógico da primeira montagem com portas NAND.

c) Diagrama elétrico:

[pic 6]

Figura 3. Diagrama elétrico da primeira montagem.

d) Tabelas:

TABELA 1 - TABELA VERDADE DA PRIMEIRA MONTAGEM

SET	RESET	Saída
0	0	Inválida
1	0	Q=0
0	1	Q=1
1	1	Não muda

TABELA 2. TABELA DE VERIFICAÇÃO DA PRIMEIRA MONTAGEM

SET	RESET	Saída
0	0
1	0
0	1
1	1

Segunda Montagem: Latch D

a) Descrição do funcionamento:

        Para essa montagem, será utilizado o CI 7474, que possui o seguinte datasheet:

[pic 7]

Figura 4. Datasheet do CI 7474.

       O flip-flop D ("data" ou dado, pois armazena o bit de entrada) possui 4 entradas, sendo elas : CLR, PR, CLK e D. Quando a entrada CLR tiver nível lógico 0, a saída Q=0. Quando a entrada PR for igual a 0, a saída Q=1. Portanto, a entrada CLK só terá efeito sobre o circuito quando CLR=PR=1.

      Considerando as entradas CLR=PR=1, teremos o seguinte funcionamento: a saída Q irá para o mesmo estado lógico da entrada presente na entrada D quando ocorrer uma transição positiva em CLK.

      Quando o circuito não possui clock, teremos um flip-flop assíncrono, chamado de latch D. Esse latch possui duas entradas, EN e D, e possui o seguinte funcionamento: Quando EN=1, a saída Q terá o mesmo nível lógico da entrada D. Quando EN=0, a entrada D está desabilitada a alterar a saída, permanecendo igual.

b) Diagrama lógico:

[pic 8]Figura 5. Diagrama lógico da segunda montagem.

c)Diagrama elétrico:

[pic 9]

Figura 6. Diagrama elétrico da segunda montagem.

d) Tabelas:

TABELA 3. TABELA VERDADE DA SEGUNDA MONTAGEM.