FLIP FLOP

1 INTRODUÇÃO

O campo da Eletrônica Digital é basicamente dividido em duas áreas:

• Lógica combinacional

• Lógica sequencial

Os circuitos combinacionais, como vimos até aqui, apresentam as saídas, única e exclusivamente, dependentes das variáveis de entrada. Os circuitos sequenciais têm as saídas dependentes das variáveis de entrada e/ou de seus estados anteriores que permanecem armazenados, sendo, geralmente, sistemas pulsados, ou seja, operam sob o comando de uma sequencia de pulsos denominada clock.

2 FLIP-FLOPS

De forma geral, podemos representar o flip-flop como um bloco onde temos 2 saídas: Q e , entradas para as variáveis e uma entrada de controle (clock). A saída Q será a principal do bloco. A figura 01 ilustra um flip-flop genérico.

Figura 01

Este dispositivo possui basicamente dois estados de saída. Para o flip-flop assumir um destes estados é necessário que haja uma combinação das variáveis e do pulso de controle (clock).

Após este pulso, o flip-flop permanecerá neste estado até a chegada de um novo pulso de clock e, então, de acordo com as variáveis de entrada, mudará ou não de estado.

Os dois estados possíveis são:

A seguir analise de alguns circuitos de flip-flops e suas operações.

2.1 FLIP-FLOP RS BÁSICO

Primeiramente, vamos analisar o flip-flop RS básico, construído a partir de portas NE e inversores, cujo circuito é visto na figura 02:

Figura 02

Notamos que estes elos de realimentação fazem com que as saídas sejam injetadas juntamente com as variáveis de entrada, ficando claro, então, que os estados que as saídas irão assumir dependerão de ambas. Para analisarmos o, comportamento do circuito, vamos construir a tabela 01 da verdade, levando em consideração as 2 variáveis de entrada (S e R) e a saída Q anterior (Qa) à aplicação das entradas:

S R Qa Qf

0 0 0 0

1 0 0 1

2 0 1 0

3 0 1 1

4 1 0 0

5 1 0 1

6 1 1 0

7 1 1 1

Tabela 01

A saída que o flip-flop irá assumir (Qf), portanto, será em função das entradas S, R e da saída anterior (Qa). Vamos, agora, analisar cada caso possível, conforme tabela 02:

CASOS S R Qa

Qf

RESULTADO

0 0 0 0 1 0 1 Qf =Qa=0

1 0 0 1 0 1 0 Qf =Qa=1

2 0 1 0 1 0 1 Qf =0

3 0 1 1 0 0 1 Qf==0

4 1 0 0 1 1 0 Qf =1

5 1 0 1 0 1 0 Qf =1

6 1 1 0 1 1 1 Não Permitido

7 1 1 1 0 1 1 Não Permitido

Tabela 02

A entrada S é denominada Set, pois quando acionada (nível), passa saída para 1 (estabelece ou fixa 1), e a entrada R é denominada Reset, ou quando acionada (nível 1), passa a saída para 0 (recompõe ou zera o flip-flop. Estes termos são muito usuais na área de eletrônica digital, sendo proveniente do idioma inglês. Este circuito irá mudar de estado apenas no instante em que mudam a variáveis de entrada. Veremos em seguida, como é o circuito de um flip-flop; RS que tem sua mudança de estado controlada pela entrada de clock.

2.2 FLIP- FLOP RS COM ENTRADA CLOCK

Para que o flip-flop RS básico seja controlado por uma seqüência de pulsos de clock, basta trocarmos os 2 inversores por portas NE, e às outras entradas destas portas, injetarmos o clock. O circuito, com estas modificações, é visto na figura 03:

Figura 03

Neste circuito, quando a entrada do clock for igual a 0, o flip-flop irá permanecer no seu estado, mesmo que variem as entradas S e R. Isso pode ser confirmado pela análise do circuito, onde concluímos que para clock = 0, as saídas das portas NE de entrada serão sempre iguais a 1, independentemente dos valores assumidos por S e R. Quando a entrada cIock assumir valor 1, o circuito irá comportar-se como um flip-flop RS básico, pois as portas NE de entrada funcionarão como os inversores do circuito anteriormente visto. A tabela 03 resume a operação deste flip-flop em função da entrada cIock:

CK Qf

0 Qa

1 RS Básico

Tabela 03

De maneira geral, podemos concluir que o circuito irá funcionar quando a entrada clock assumir valor 1 e manterá travada esta saída quando a entrada clock passar para O. O flip-flop RS pode ser representado pelo bloco visto na figura 04:

Figura 04

2.3 FLIP-FLOP JK

O flip-flop JK nada mais é que um flip-flop RS realimentado da maneira mostrada na figura 05:

Figura 05

Levantando a tabela verdade 04 do flip-flop JK com entrada de clock igual a 1:

J K Qa

S R Qf

0 0 0 1 0 0 Qa

0 0 1 0 0 0 Qa

0 1 0 1 0 0 Qa (Qa=0)

0 1 1 0 0 1 0

1 0 0 1 1 0 1

1 0 1 0 0 0 Qa (Qa=1)

1 1 0 1 1 0