FLIP-FLOPS ou BI-STABLE

1. FLIP-FLOPS ou BI-ESTÁVEIS

Os elementos de memória são usados em circuitos de seqüência que usam

clock e são chamados de flip-flops, onde estes circuitos são células binárias capazes

de armazenar um bit de informação. Um circuito flip-flop tem duas saídas, uma para o

valor normal e uma para o valor complementar do bit armazenado neste.

Nos sistemas síncronos, os instantes de tempo nos quais qualquer das saídas

pode ser alterada, são determinados por um sinal denominado clock. Este sinal, é via

de regra, um trem de pulsos retangular ou uma onda quadrada.

Figura 1 - Latch SR com portas NOR

Tabela característica

Q(n) S R Q(n+1)

0 0 0 0

0 0 1 0

0 1 0 1

0 1 1 ---------

1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 -----------

Tabela Verdade

S R Q(n+1) Q(n+1)

1 0 1 0

0 1 0 1

1 1 -------- -------

0 0 Q(n) Q(n)

Equação de estado Símbolo

2.1.2. Latch SR com portas NAND

Figura 2 - Latch SR com portas NAND

Tabela característica

Q (n) S R Q(n+)

0 0 0 -----

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 ------

1 0 1 1

1 1 0 0

1 1 1 1

Tabela Verdade

S R Q(n+1) -Q(n+1)

1 0 0 0

0 1 1 1

1 1 Q(n) -Q(n

0 0 ----- -------

Equação de estado Símbolo

2.1.3. Latch SR com

2.1.3. Latch SR com Enable

Figura 3 - Latch SR com Enable

Tabela característica Símbolo

EN S R Q(n+1) Q(n+)

0 X X Q(n) Q(n)

1 0 0 Q(n) Q(n)

1 0 1 0 1

1 1 0 1 0

1 1 1 ------- -------

2.1.4. Latch D

Figura 5 - Latch D Tabela Verdade

D Q(n+1)

0 0

1 1

Tabela característica

Q(n) D Q(n+1)

0 0 0

0 1 1

1 0 0

1 1 1

Equação de estado Símbolo

Q(n+1)=D

Para implementarmos um latch “ D ” com “enable” basta substituir o lacth “ RS ”

comum por um com entrada “enable”.

2.2. FLIP-FLOPS

Os sinais de saída de uma latch variam instantaneamente com a combinação de

suas entradas durante o pulso alto na entrada, já em flip-flops as saídas variam

somente durante a transição da entrada de controle (clk) esta transição é chamada

disparo ou “trigger”.

Figura 6 - Circuito Digital com uso de Flip-flop

O uso de latches em circuitos seqüênciais pode causar sérios problemas, uma

vez que a entrada enable permaneça em nível alto, a saída é dada pela combinação

instantânea das entradas que são geradas por uma lógica combinacional das saídas da

Latch.

Esta realimentação pode ocasionar oscilações no sinal de saída e como

resultado os sinais de saída do sistema serão indeterminados.

Um bom exemplo é o circuito da figura 7 abaixo:

Figura 7 - Circuito Digital com realimentação