Flip-flop

FLIP-FLOP J-K MESTRE-ESCRAVO

Quando da transição de 0 para 1 do sinal de clock, o master flip-flop (flip-flop mestre) é habilitado e sofre transição de acordo com as entradas RS e o slave flip-flop (flip-flop escravo) é desabilitado.

Na transição de 1 para 0 do clock, o flip-flop master é desabilitado e o slave, habilitado, sofrendo transição de acordo com a saída do master.

[pic 1]
Circuito

[pic 2]
Símbolo

Tabela da verdade

J	K	Qf
0	0	Qa
0	1	0
1	0	1
1	1	Qa

E a tabela de verdade é a mesma do tipo anterior, considerando que as mudanças só ocorrem nas transições de 1 para 0 do clock.

Esse dispositivo possui duas entradas de dados (J e K) e tem como característica principal seus dois estágios internos, denominados mestre e escravo com a tabela verdade correspondente.

[pic 3]

Flip-flop J-K(mestre-escravo) e tabela verdade correspondente.

Detalhe interno de um flip-flop J-K(mestre-escravo).

[pic 4]

Analisando a figura, podemos notar que:

•        Se J = 0 e K = 0, as portas 1 e 2 estarão desabilitadas; portanto, após a aplicação do pulso de clock, o flip-flop não mudará de estado.

•        Se J = 1 e K = 0 e Q = 0, a porta 1 habilitará (J = 1 e Q’ = 1) e a porta 2 desabilitará (K = 0 e Q = 0); portanto, após a aplicação do pulso de clock, o estado de saída Q mudará para Q = 1.

•        Se J = 1e K = 0e Q = 1, a porta 1desabilitará (J = 1e Q’ = 0) e a porta 2 desabilitará (K = 0 e Q = 1); portanto, após a aplicação do pulso de clock, o estado de saída permanecerá inalterado (Q = 1).

•        Se J = 0 e K = 1 e Q = 0, a porta 1 desabilitará (J = 0 e Q’ = 1) e a porta 2 desabilitará (K = 1 e Q = 0); portanto, após a aplicação do pulso de clock, o estado de saída permanecerá inalterado (Q = 0).

•        Se J = 0e K = 1e Q = 1, a porta 1 desabilitará (J = 0e Q’ = 0) e a porta 2 habilitará (K = 1 e Q = 1); portanto, após a aplicação do pulso de clock, o estado de saída Q mudará para Q = 0.

•        Se J = 1 e K = 1, para J = K = 1, a cada ciclo de clock o estado do flip-flop J-K se complementa; portanto, após a aplicação do sinal de clock, teremos:  se Q = 0, a saída Q mudará para Q = 1; se Q = 1, a saída Q mudará para Q = 0.

Podemos também incluir as entradas de preset e clear nesse circuito, que passa a ter a configuração da figura.  A tabela verdade inclui as entradas de preset (PR) e clear (CLR).

[pic 5]

Detalhe interno de um flip-flop J-K(mestre-escravo) com as entradas clear e preset e a tabela verdade correspondente.