Organização e Hierarquia das memórias

Organização e Hierarquia das memórias

Os sistemas de memória de computadores modernos obedecem a hierarquias de memória. A principal é aquela composta por: registradores, cache, memória principal e memória virtual. Isso significa que, para que um dado localizado na memória virtual possa ser utilizado no processamento é preciso que passe por cada nível da hierarquia. Vale lembrar que o custo por bit de uma tecnologia de memória é, geralmente, proporcional à sua velocidade. Memórias rápidas, tais como SRAMs (falarei sobre elas mais adiante) tendem a ter alto custo por bit, tornando proibitivamente caro construir a memória de um computador totalmente com esses dispositivos. Na hierarquia, os níveis que ficam próximos ao processador são apresentados em pequena quantidade e velocidade extremamente alta para diminuir seu tempo de acesso. Quanto mais descermosna hierarquia, menor é a velocidade da memória, porém maior é sua capacidade de armazenamento.

O principal motivo da existência dessa hierarquia é a necessidade de manter os dados mais utilizados por um programa nos níveis mais altos, pois desse modo a maioria das solicitações à memória podem ser tratados mais rapidamente, pois são tratados pelos níveis mais altos da hierarquia.

Hierarquia de memórias

Pode-se estabelecer uma hierarquia para os dispositivos de armazenamento em computadores, baseando-se em características como: tempo de acesso, capacidade de armazenamento, custo, etc.,

Tipo Capacidade Velocidade Custo Localização Volatilidade

Registrador Bytes muito alto CPU Volátil

Memória Cache Kbytes alto CPU/placa Volátil

Memória Principal Mbytes médio Placa Volátil

Memória Auxiliar Gbytes baixa baixo Externa Não Volátil

A CPU vê nesta ordem e acessa primeiro a que está mais próxima. Subindo na hierarquia, quanto mais próximo da CPU, maior velocidade, maior custo, porém menor capacidade de armazenamento.

A RAM Estática (SRAM)

Essa memória às vezes é confundida com o termo SDR. Só esclarecendo que a SRAM não tem nada a ver com Single Data Rate. O núcleo da célula de bit SRAM consiste em dois inversores conectados numa configuração back-to-back, ou seja, uma vez que um valor tenha sido colocado na célula de bit, a estrutura em anel dos dois inversores manterá o valor indefinidamente, pois cada entrada de um inversor é oposta do outro. Esta forma de armazenamento também é conhecida por flip-flop.

Dentre outras características, este modelo de armazenamento consome bastante energia (introduzindo muito ruído, dificultando a integração com outras unidades do sistema). Geralmente esse tipo de memória é utilizado nas memórias cache dos processadores

A RAM Dinâmica (DRAM)

Dessa vez ao invés de um par de inversores, é utilizado um capacitor para armazenar dados na célula de bit. Quando a linha da palavra é ativada, o capacitor é conectado à linha de bit, permitindo que o valor armazenado na célula seja lido ao se examinar a tensão do capacitor, ou escrever colocando uma nova tensão sobre o mesmo. Tal mecanismo requer a regeneração de bits ou refresh, que é o envio regular de energia para os bits que se deseja manter na memória. Uma das especificações de um chip DRAM é o seu refresh rate (tempo de refrescamento), que é a freqüência pela qual uma linha pode ficar sem ser envio de energia antes que ela esteja correndo o risco de perder o seu conteúdo.

Comparando com a SRAM observamos que na DRAM:

" As posições de memória são menores;

" Acesso mais lento;

" A mesma tecnologia que permite produzir chips SRAM de 1 MB pode permitir a produção de

chips DRAM com 4 MB;

" Menor consumo de energia (na taxa de 1 para 6).

A memória cache

A cache localiza-se entre o processador e a memória principal (que a partir daqui tratarei como MP). Sua finalidade é desafogar a MP, evitando que ocorram acessos contínuos a mesma.

Para poder fazer isso a memória cache mantém cópias de dados e instruções, que seguem conforme a hierarquia de memória. Ou seja, após seu processamento, os dados voltam para os níveis inferiores da hierarquia. Construídas com SRAM, as memórias cache são geralmente o nível mais alto na hierarquia de memória. Contêm uma matriz de etiquetas e uma matriz de dados. A matriz de etiquetas contém os endereços