ARQUETETURA DE REDES

Introdução

   Neste trabalho será introduzido dois assuntos: Arquitetura dos processadores cell, que é um tipo de processador projetado para o console ps3 (Playstation 3). E os processadores da família ARM, que atualmente são usados nos aparelhos de smartphone, principalmente iPhones.  
Assim como a arquitetura, também falaremos das principais características de cada um e as diferenças entre estes dois processadores.

Como funciona o processador Cell do Palystation 3.
(Cell Broadband Engine).

        

   O Cell, é um mecanismo de banda larga, que funciona destinando-se a trabalhar em grande largura de banda, com alta velocidade, aumentando computação e o processamentos de dados.

   A arquitetura do processador em questão foi projetada para executar uma variedade de aplicações. O processador Cell trabalha com 9 unidades de processamento, operando em compartilhamento e coerência de memória. No início o processador Cell foi concebido para ser utilizado em consoles de jogos e dispositivos eletrônicos de multimídia, como televisões de alta-definição. Porém, a implementação de sua arquitetura possibilitou avanços fundamentais no desempenho dos processadores, tornando seu uso mais amplo do que o esperado. O processador CELL baseia-se na arquitetura de computação celular proposta de granularidade média, aproveitando a experiência da IBM com o computador Blue Gene e microprocessador Power-PC. O processador utiliza uma arquitetura chamada multinúcleo, que opera a uma taxa de 64 bits, e opera em até 4GHz, podendo chegar a um desempenho de até 250 Gflops.

   O microprocessador Cell é especificamente projetado para suportar a carga de trabalho gerada por aplicações multimídia e processamento gráfico 3D. Cada processador Cell deve ter uma grande capacidade de processamento, pois não se espera conectar um grande número deles em um sistema, ao menos nas aplicações de eletrônica de consumo.

Características

   O microprocessador Cell foi desenvolvido junto a Sony, Toshiba, e por uma aliança da IBM. O projeto arquitetural do Cell foi realizado no centro STI, teve inicio em março 2001 com a previsão de 4 anos e um orçamento, relatado pela IBM, de aproximadamente 400 milhões de dólares. A aplicação comercial do Cell é o uso no console do PlayStation 3. O Cell explora o paralelismo pela execução simultânea nos núcleos e pelo paralelismo de dados em cada um. Por exemplo, os 128 bits em cada SPE podem ser tratados como quatro valores de 32 bits. Assim, uma instrução executa quatro operações simultâneas, numa técnica chamada de SIMD, Instrução Simples com Vários Dados. Outra característica peculiar, é a troca de dados para o chip realizada em grande velocidade. Isso é preciso para seus núcleos internos (SPUs) não ficarem sem dados para consumir e executar. Eles podem ou não estar ativos, fazendo computações de comparação ou realizando uma ou mais aplicações autônomas. Hordienamente  já existem chips dual core disponíveis no mercado, porém, o Cell é um projeto arrojado que prevê multicore, ou seja, vários processadores em uma única pastilha. O Cell representa a transição para o ambiente doméstico. O processador vem para superar três limites importantes: Power Wall; Memory Wall e o Frequency Wall;

 Power Wall - O incremento no desempenho dos microprocessadores está limitado pelo poder de dissipação de energia e calor e não pela quantidade de recursos disponíveis. Assim, o único modo para aumentar o desempenho de microprocessadores é melhorar eficiência de uso de energia com a mesma taxa do aumento de desempenho. Uma maneira de contornar esta limitação é diferenciar a otimização do processamento do S.O. e códigos de controles da otimização das aplicações de computação intensiva. A arquitetura Cell promove este recurso por meio da utilização de uma unidade de processamento de propósitos gerais (PPE), onde é executado o S.O. e outros códigos de controle, e de oito unidades secundárias de processamento (SPE) especializadas em aplicações de computação rica em dados. ƒ 

Memory Wall - Os processadores com clock de na faixa dos MHz possuem latência de memória de aproximadamente 1,000 ciclos de clock. Com isto, o desempenho dos programas é dominado pela atividade de mover dados entre a memória principal e o processador. A arquitetura Cell usa dois mecanismos para lidar com latência da memória principal: (a) possui três níveis de estrutura de memória (armazenamento principal, memórias locais em cada SPE, e arquivos de registro grandes em cada SPE) e; (b) DMA assíncrono transfere entre armazenamento principal e memórias locais. Estas características permitem aos programadores realizarem transferência de dados e códigos simultaneamente de forma a cobrir a latência efetivamente. Devido esta organização, a arquitetura Cell pode suportar 128 transferências simultâneas entre a memória local dos oito SPE e o armazenamento principal. Isto ultrapassa em 20 vezes o número de transferências simultâneas em processadores convencionais. ƒ

 Frequency Wall - Processadores convencionais exigem maiores níveis de pipelines de instruções para alcançar freqüências operacionais mais altas. Esta técnica alcançou um ponto onde os retornos começam a ser negativos, se a energia necessária para a execução for também considerada. A divisão do processamento entre o PPE e o SPEs permite que os processadores sejam projetados de maneira a operar em altas freqüências sem atingir overhead. O PPE alcança eficiência principalmente executando processamento com duplo threads simultâneos em lugar de um único thread.

Arquitetura

   No processador Cell, cada elemento de processamento possui funções especializadas e podem ser escalonados para executar tarefas distintas. Todos estes elementos compartilham a mesma memória sendo as tarefas distribuídas pela unidade PPE e os dados locais de cada elemento são mantidos em seus caches individuais. Os elementos de processamento são divididos em: PPE - Power Processor Element e SPE - Synergistic Processor Element. Entre o PPE e os SPE existe o EIB – Element Interconnect Bus, o barramento que provê interface entre as unidades de processamento e os controladores de I/O (BIC) e memória (MIC).

 Elemento de Processamento Power-Pc (PPE): O cérebro do processador Cell é o núcleo Power-PC, com uma nova arquitetura de 64 bits com dois núcleos super-escalares otimizados, que combinado com um cache de nível 2 forma elemento de Processamento Power-PC (PPE – Power-PC Processo Element). O PPE tem hardware para suportar até duas threads simultâneas com granularidade fina, utilizando escalonamento por passagem de permissão (RR – round-robin). Quando uma thread não pode executar uma nova instrução ou não está ativa, a outra thread pode executar uma instrução a cada ciclo. O uso de threads aumenta o tamanho do chip, mas os benefícios de sua utilização em conteúdo de banda larga e jogos são amplamente conhecidos.