Pesquisa Sobre Array Computers

Universidade Estadual Paulista

“Júlio de mesquita Filho”

Campus de Bauru

Faculdade de Ciências

Departamento de Computação

Mestrado em Ciência da Computação

Prof. Dr. Marcos Antônio Cavenaghi

Pesquisa sobre Array Computers

Alessandro Martinez Camargo

Gustavo Cesar Bruschi

Leandro Luis Pauro

Bauru – SP

2012

SUMÁRIO

1 Array Computers (Computador de matriz)................................................................ 3

1.1 Qual o contexto histórico em que surgiu a idéia? .............................................. 7

1.2 Quais eram os principais problemas que dificultaram a implementação da idéia quando ela surgiu? .................................................................................................. 9

1.3 Quais foram as primeiras implementações da ideia ? ....................................... 9

1.4 Como essa idéia foi implementada nas primeiras arquiteturas de processadores x86? .............................................................................................. 10

1.5 Como os processadores atuais implementam a idéia (inclua processadores para fins gerais e processadores para fins específicos (como os processadores das placas de vídeo))? .......................................................................................... 10

Referencia ............................................................................................................. 13

3

1 Array Computers (Computador de matriz)

Segundo HWANG e BRIGGS (1984), computador matriz, desenvolvido com base na classificação de Flynn, no modelo SIMD, em que existe uma única instrução da unidade de controle. Os processadores aritméticos estão ligados através de uma rede de comunicação. Para acelerar a operação, cada processador pode acessar ao armazenamento de memória local ou através da rede. A memória deve, portanto, estar se ordenando de tal modo que ela possa atingir o paralelismo verdadeiro. Caso contrário, o desempenho é mais lento para uma máquina seqüencial como um único processador.

Fig. 1 - Processador de matriz anexado com um host de computador

Fig. 1 - Processador de matriz

4

Características de um processador de array

Segundo KUHN e DUCKSBURY (1986), a maioria dos processadores em SIMD, computadores estes que estão simplesmente em sua estrutura

Cada processador tem acesso a um bloco de uma memória local

Cada processador tem conexões de dados para seus vizinhos mais próximos na matriz através de uma rede de comunicação.

Em um determinado momento todos os processadores executam a mesma instrução (É por isso que é chamado de Single Instruction).

Controle geral dos processadores é investido em um fluxo de controle único, apesar de subconjuntos de processadores pode reagir individualmente para que o fluxo de controle

Fig. 2 - Processamento da matriz X vetor

Complexidade e dimensionalidade

Trabalho de design no início de um array de processador foi baseada no pressuposto de que mais processadores apresentados no sistema é o melhor. Na realidade, para atingir um computador com array bidimensional estrutura requer N2 número de elementos do array, que restringe o número de processadores por fila. Por exemplo, uma matriz de 16 x 16 exige processador 256 processadores para conseguir o resultado final.

A abordagem original para processadores de array estar em matrizes bidimensionais para os quais os dados podem ser facilmente mapeados. No entanto, como a idéia da matriz processador tornou-se familiar e como classes de problema foram examinados em que os dados ocorreu em conjuntos de maior dimensionalidade, era igualmente natural estender a matriz em essas dimensões extras, mantendo a idéia de um regular latência dos processadores.

5

Estrutura de um computador matriz

ILLIAVC é a máquina que utiliza a abordagem do processador de matriz.

Os processadores aritméticos com memória local estão ligados por uma rede de processador para processador. Os processadores aritméticos executam as instruções fazendo uso de suas memórias locais. Unidade de controle, além de enviar a instrução para os processadores aritméticos, também vai monitorar o status. ILLIAC é um N processadores independentes e N memórias organização independente. Os detalhes de cada elemento segue abaixo:

Unidade de controle

É de fato um computador construído com registros de alta velocidade, memória local e unidade aritmética. A principal diferença entre a unidade de controlo e outros processadores no sistema é que este processador pode executar instruções de ramificação condicional e pode, assim, determinar a ordem em que as instruções são executadas. Ele é usado para examinar cada instrução para determinar que a execução deve ocorrer. Se a instrução é uma instrução de controle, que é executado no CP, caso contrário, a instrução será passada para o processador de matriz para a execução.

Memória

Eles são usados para armazenar as instruções e dados. O número de elementos de memória não é obrigado a ser o mesmo número de processadores de como eles estão todos conectados para alta velocidade do barramento de dados, resultando na produção de N vezes a largura de banda de uma memória individual

Processadores aritméticos

Estes são a principal parte do sistema para realizar a execução vetor instruído pelo controle do processador vetor. Usualmente, um processador de matriz é formada por um conjunto de N unidades lógica e aritmética e um conjunto de unidades de memória M, por meio de redes.

Características