Amplificador Diferencial - Laboratório

UNIVERSIDADE FEDERAL DO RIO GRANDE DO NORTE
DEPARTAMENTO DE ENGENHARIA ELÉTRICA
DISCIPLINA: MICROELETRÔNICA
PROFESSOR: VINCENT PATRICK MARIE BOURGUET

AMPLIFICADOR DIFERENCIAL - LABORATÓRIO

Sávia Biatriz

Túlio Brito

NATAL
MAIO/2015[pic 1]

SUMÁRIO

Introdução..............................................................................................................................	2
Análise DC.............................................................................................................................	3
Análise Frequencial................................................................................................................	3
Análise da CMRR...................................................................................................................	4
Layout.....................................................................................................................................	5
Análise DC – Pós layout.........................................................................................................	6
Análise Frequencial – Pós layout...........................................................................................	6
Análise da CMRR – Pós layout.............................................................................................	7
Conclusões.............................................................................................................................	7

INTRODUÇÃO

Neste relatório vamos descrever a análise completa realizada em um amplificador diferencial segundo esquema visto na figura 1 abaixo. Para a realização das simulações foi utilizado o simulador ELDO da Mentor Graphics.

As especificações de projeto são:

[pic 2]

[pic 3]

[pic 4]

[pic 5]

[pic 6]

Figura 01. Amplificador diferencial

SIMULAÇÃO

Os parâmetros utilizados inicialmente foram:

[pic 7]

[pic 8]

[pic 9]

[pic 10]

[pic 11]

Iniciamos a simulação com os parâmetros de todos os transistores iguais aos do MN6 e foram feitos ajustes de W e L nos demais transistores até que os requisitos fossem satisfeitos.

Pela prática passada, sabemos que após o layout o circuito apresenta grande queda na frequência de corte. Para contornar esta queda, consideramos inicialmente uma frequência de corte bastante elevada, para que após a queda, ela atendesse aos pré requisitos.

A primeira etapa da simulação foi a realização da análise .OP para verificação se todos os transistores estavam na região de saturação.

ANÁLISE DC

Para a análise DC inserimos tensões de entrada nas portas diferenciais de -2,5V e 2,5V. Os resultados obtidos podem ser vistos na figura 02. O ganho do circuito é dado pela inclinação da reta, ou seja, cerca de 39,532 = 31,939 dB. Deve-se observar que a curva não é simétrica, devido à não simetria do circuito. Esta análise permitiu que verificássemos que o ponto 0V está dentro da região linear amplificação (este é o ponto de polarização no qual devemos trabalhar).

[pic 12]

Figura 02. Análise DC

ANÁLISE FREQUENCIAL

Na análise frequencial, foi traçado o diagrama de Bode para o circuito. Para isso, inserimos um sinal AC de 1V de amplitude nas entradas diferenciais do circuito. Como resposta, obtivemos o gráfico mostrado na figura 03 para descrição da resposta em frequência do amplificador dentro dos limites de 100Hz a 10GHz.

[pic 13]

Figura 03. Análise AC

Neste gráfico também vemos a frequência de corte do circuito, no ponto onde a curva apresenta uma queda de 3dB abaixo do seu ganho estático (31,93 dB). Observamos que neste ponto a frequência é de 134 MHz, valor bem maior que a frequência de corte especificada para o projeto, conforme desejávamos. Esses resultados só foram obtidos quando variamos os parâmetros dos transistores com base no comando .STEP do simulador. Os valores finais utilizados foram:

[pic 14]

[pic 15]

[pic 16]

ANÁLISE DA CMRR

Analisamos também o ganho de modo comum do circuito para estudar a CMRR do circuito. Como temos Ad = 31,94 dB, encontramos o ganho de modo comum Acm realizando uma análise AC no ponto de polarização das entradas diferenciais, conforme vemos na figura 04 a seguir:

[pic 17]

Pelo gráfico,  em 15 MHz, então:[pic 18]

 [pic 19]

Valor que atende às especificações.

[pic 20]

Figura 04. Análise do ganho de modo comum

LAYOUT

        Após realizarmos as simulações e verificarmos que as especificações atendem aos requisitos da simulação partimos para o desenho do layout do circuito. Para isso, utilizamos a ferramenta de CAD IC Station e outras ferramentas para verificação do layout como o DRC, que confere se todas as normas do fabricante foram atendidas; o LVS, que avalia se o circuito desenhado corresponde ao circuito descrito na simulação; e o PEX, que varre o layout e aponta os parasitas que podem ser gerados não intencionalmente. A figura 05 abaixo mostra o layout desenhado para o circuito.