Cultura Religiosa

Pontifícia Universidade Católica de Minas Gerais[pic 1]

Unidade São Gabriel

Instituto de Ciências Exatas e Informática

Curso de Engenharia de Computação

 

                         

                         

   

LABORATÓRIO DE ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES II

Prática 1

        

        Aluno:  Lidiane Mara do Nascimento Pereira

 

Pergunta 1 Construir um somador completo de ½ bit

[pic 2]

[pic 3]

Pergunta 2 Construir um somador completo de 1 bit

[pic 4]

[pic 5]

TABELA VERDADE

[pic 6]

[pic 7]

O simulador irá entender que estará no nível logico 1 e acenderá o led.

[pic 8]

[pic 9]    [pic 10]

[pic 11]

O problema é o tempo gasto na operação VAI-UM do somador.

[pic 12]

O tempo necessário seria de 120 ns.

[pic 13]

32 caixinhas de somador de 1 bit, 16 caixinhas de 2 bits ,8 caixinhas de 4 bits e o numero de portas necessária seria necessária e o numero de portas séria 32 *6 =768

Séria um somador inviável.

[pic 14] 

A frequência é 1,04 MHZ e o tempo gasto seria 960 ns.

[pic 15]

Usando as técnicas de carry look-ahead

A idéia principal é computar muitos carries de saída simultaneamente. No extremo, todos os carries podem ser computados ao mesmo tempo.

Para o somador Carry-Lookahead, pode-se considerar que não exista mais a exclusividade mútua entre os sinais generate e propagate.