Resumo do Artigo: Adaptive History-Based Memory Schedulers

Este artigo apresenta uma nova abordagem para a escalonamento de memória que considera o histórico de operações recentemente executadas. Esta abordagem baseada em histórico oferece vantagens conceituais permitindo, então, que o planejador trate os atrasos relacionados a decisões de agendamentos e também permite que selecionar operações de leituras e escritas, assim, evitando certos pontos de estrangulamento dentro do controlador de memória. Esta solução foi avaliada utilizando um simulador do recém-anunciado IBM Power5.

Quando comparado essa solução proporciona melhorias IPC de 10,9% sobre os valores de referência NAS e 63% quando submetido a alta taxa de transferência de dados nos ensaios.

Como a diferença entre as velocidades do processador e memória continua aumentando, o desempenho do sistema de memória está se tornando cada vez mais importante, reordenando operações de memória em muito da mesma forma que as instruções estão programadas em um multiprocessador.

O IBM Power5 possui uma moderna arquitetura, algumas melhorias sobre o Power4 incluem um grande cache L2, multithreading, economia de energia e um controlador de memória. Ele também possui 2 processadores por chip e cada controlador de memória é compartilhado com 2 processadores. Foi utilizado a DDR2-266 DRAM (Dynamic Random Access Memory) no Power5, essencialmente uma estrutura 5D, organizadas da seguinte maneira: 4 fileiras, onde cada classificação é uma unidade organizacional composta por 4 bancos. Por sua vez, cada banco é organizado como um conjunto de linhas e colunas. Essa estrutura impõe muitas restrições diferentes. Por exemplo, os conflitos de porta, conflitos de classificação.

A solução proposta consiste na adaptação do de fragmentos de memória baseados no histórico que utiliza um avaliador semelhante a outras soluções que utilizam histórico para fazer previsões. Esse avaliador se baseiam no histórico decidindo o comando para enviar para a memória seguinte podendo ser implementado como um FSM (Finite State Machine), onde cada estado representa uma possível sequência.

Ao contrário dos modelos que fazem decisões baseadas puramente no histórico, avaliador com base no histórico tomam decisões com base tanto no histórico de comandos quanto no conjunto de comandos disponíveis a partir das filas reorganizadas.

O Objetivo do avaliador é codificar alguns critérios de otimização para escolher um dado histórico de comandos, o comando a partir de comandos disponíveis. Em particular, cada estado do FSM codifica o histórico de comandos recentes, bem como os controlos FSM para possíveis próximos comandos em alguma ordem particular, efetivamente priorizam o comando desejado seguinte. Quando o avaliador seleciona um novo comando, ele muda de estado para representar a nova cadeia história. Se as filas de reordenamento estão vazias, não há nenhuma mudança de estado no FSM.

Na solução proposta, foi identificado dois critérios de otimização para priorização: the amount of deviation e he expected latency. O primeiro critério permite que um árbitro para agendar comandos para coincidir com alguma mistura esperada de leituras e gravações. O segundo critério representa o atraso obrigatória entre o novo comando de memória e os comandos que já estão sendo processados na memória.

Foi avaliado o desempenho de três fragmentos de memória