Mapas de Karnaugh 1

    [pic 1]

Gabriel Molonhoni - 1471171

Gustavo Lima - 1471538

Arthur Henrique - 147300x

Prof.: Aragão

ENGENHARIA ELETRÔNICA 

Laboratório de Sistemas Digitais I

Mapas de Karnaugh 1

São Paulo, 2º semestre de 2015

Objetivo

Utilizar o método de simplificação por mapas de Karnaugh em projetos de circuitos combinacionais.

Introdução teórica

        

Para descrever como a saída de um circuito lógico depende dos níveis lógicos presentes nas entradas dos circuitos, usa-se a técnica da tabela-verdade. Essa tabela relaciona todas as combinações possíveis de níveis lógicos das entradas com seus correspondentes níveis lógicos de saída.

Uma tabela verdade de N entradas tem [pic 2]sendo seu número de combinações de entrada. É simples completar uma tabela verdade sem esquecer nenhuma combinação visto que a lista de todas as combinações possíveis é uma sequência de contagem binária.

É a partir da tabela verdade que se obtém a expressão booleana para o circuito requerido. Em suma, qualquer problema lógico pode ser resolvido seguindo-se o seguinte procedimento:

1º) Construir uma tabela-verdade a partir da interpretação do problema;

2º) Montar o mapa de Karnaugh a partir da tabela;

3º) Implementar o circuito para a expressão final, simplificada.

O Mapa de Karnaugh é um método gráfico utilizado na conversão para um circuito lógico de uma tabela verdade ou para simplificar uma equação lógica.

Cada quadrado no Mapa de Karnaugh representa uma linha da tabela verdade. A numeração dos quadrados do Mapa-K está relacionada com a linha correspondente na tabela verdade conforme a Figura 1. Cada quadrado contém em si o nível lógico de saída da combinação da linha correspondente na tabela verdade.

[pic 3]

Fig.1 – Mapas K para 2, 3 e 4 variáveis.

Para o uso do Mapa-K na simplificação de uma expressão booleana pode ser seguido o procedimento aplicável à maioria dos casos:

1º: Colocar 1’s nos quadrados correspondentes aos 1’s da tabela-verdade no Mapa de Karnaugh. Nos quadrados restantes, colocar 0’s.

2º: Fazer os agrupamentos com maior número de 1’s possível. Começa-se procurando octetos, depois quartetos, pares e isolados, nessa ordem, para máxima simplificação.

3º: Forma-se a soma OR de todos os termos gerados por cada grupo.

O agrupamento correto dos 1’s do Mapa de Karnaugh simplifica a expressão para a saída X.

1) Agrupamento de 2 quadrados: 1’s são agrupados em pares. Os 1’s são adjacentes verticalmente ou horizontalmente. A saída será composta de n-1 variáveis, para uma tabela-verdade de n variáveis.

2) Agrupamento de 4 quadrados: 1’s são agrupados em quadras. Os 1’s podem formar um quadrado, uma linha ou uma coluna, composta de quatro 1’s. A saída será composta de n-2 variáveis, para uma tabela-verdade de n variáveis.

3) Agrupamento de 8 quadrados: 1’s são agrupados em octetos. A saída será composta de n-3 variáveis, para uma tabela-verdade de n variáveis.

Procedimento Experimental

Lista de materiais e equipamentos utilizados:

     - Circuito Integrado 7400 (Porta NAND – MED50);

     - Circuito Integrado 7402 (Porta NOR – MED50);

     - Circuito Integrado 7408 (Porta AND – MED50);

     - Circuito Integrado 7432 (Porta OR – MED50);

     - Circuito Integrado 7486 (Porta XOR – MED52);

     - Circuito Integrado 74266 (Porta XNOR – MED52);

     - Circuito Integrado 7404 (Porta NOT – MED52);

     - Display de 7 segmentos catodo comum;

     - Resistores de 150Ω;

     - Fonte de alimentação DC (LEG2000);

     - Gerador de Sinais (LEG2000);

     - Led’s e resistores para monitoramento dos níveis lógicos (LEG2000);

     - Multímetro Digital;

     

     O experimento foi dividido em três etapas:

1ª: Desenhou-se o esquema interno do display de 7 segmentos de catodo comum. Com o multímetro identificou-se sua pinagem.

2ª: Projetou-se um decodificador de 3 bits para o display de 7 segmentos de catodo comum. Preencheu-se a tabela verdade com os respectivos segmentos que deveriam ser acesos. Montou-se as equações em mapas de Karnaugh e foi descoberta a melhor forma de implementá-las. Desenhou-se o circuito para cada saída.

3ª: Combinou-se com outro grupo a montagem do decodificador. Um grupo monta o circuito dos segmentos a, b, c e f, enquanto o outro grupo monta o circuito dos segmentos d, e e g. Ao final, juntou-se todos os circuitos e mostrou-se ao professor o correto funcionamento.

Resultados e Discussões

     

A	B	C	g	f	e	d	c	b	a
0	0	0	0	1	1	1	1	1	1
0	0	1	0	0	0	0	1	1	0
0	1	0	1	0	1	1	0	1	1
0	1	1	1	0	0	1	1	1	1
1	0	0	1	1	0	0	1	1	0
1	0	1	1	1	0	1	1	0	1
1	1	0	1	1	1	1	1	0	1
1	1	1	0	0	0	0	1	1	1

Resolução dos Exercícios Propostos

Conclusão

Referências Bibliográficas

• <http://www.di.ufpb.br/jose/familias.pdf> Acesso em 03 de outubro de 2015.

• <https://pt.wikipedia.org/wiki/Mapa_de_Karnaug> Acesso em 03 de outubro de 2015.

• <http://www.inf.ufes.br/~zegonc/material/Introducao_a_Computacao/Aula%205%20-%20Mapas%20de%20Karnaugh.pdf> Acesso em 03 de outubro de 2015.

• <http://www.ufjf.br/daniel_silveira/files/2011/06/aula_4.pdf> Acesso em 04 de outubro de 2015.

• Acesso em 04 de outubro de 2015.