TrabalhosGratuitos.com - Trabalhos, Monografias, Artigos, Exames, Resumos de livros, Dissertações
Pesquisar

Tópicos em microeletrônica em engenharia

Por:   •  23/1/2017  •  Relatório de pesquisa  •  434 Palavras (2 Páginas)  •  151 Visualizações

Página 1 de 2

Tópicos em microeletrônica

Processo de fabricação de CHIPS

Aluno: Felipe Fassina

Matricula: 12/0030225

  1. Porta NAND

Para se realizar o projeto de um chip, é necessário primeiro conhecer suas características e qual será sua finalidade. Para tanto, projeta-se primeiro a operação matemática, neste caso uma porta NAND.

Utilizando-se o software eletric, modelou-se o esquemático de uma porta NAND, por meio de dois transistores p-mos e dois n-mos , como mostra a Figura 1 abaixo.

[pic 1]

Figura 1 – Esquemática porta NAND

Após feito o esquemático da porta em análise, o próximo passo é realizar a montagem do layout, obedecendo os critérios de conexão dos transistores a partir do esquemático. O software eletric, também possibilita a elaboração do layout da porta em consonância com o esquemático. Dessa forma, a Figura 2 apresenta o layout montando no software eletric.

[pic 2]

Figura 2 – Layout por NAND.

De posse do layout, é possível gerar a net-list, que possibilita a simulação do layout no software LTspice. Dessa maneira, foi exportada a net-list da porta NAND e realizada a simulação, como mostra a Figura 3.

[pic 3]

Figura 3 – Porta NAND.

Foi realizada a simulação para o esquemático e para o layout, as duas simulações apresentaram o mesmo resultado. Isso deve acontecer pois o electric gera a net a list com base no esquemático e o layout é feito com base no mesmo.

  1. Porta NOR

De maneira similar a porta NAND, o mesmo procedimento foi adotado para a elaboração de uma porta NOR, a Figura 4 apresenta o esquemático no software Electric.

[pic 4]

Figura 4 – Esquemática Porta NOR

A partir do esquemático da porta NOR, projetou-se o layout da mesma de maneira semelhante a da porta NAND, tomou-se o cuidado com todas as referencias e também com as ligações do terra em cada transistor p-mos. A Figura 5 apresenta o layout da porta NOR.

[pic 5]

Figura 5 – Layout porta NOR

Com o layout feito, de forma similar a porta NAND, exportou-se a net-list, para o LTSPICE de forma a simular as características de entrada e saída da porta NOR. Foram realizadas as simulações do layout e esquemático, de forma análoga, o resultado foi o mesmo do encontrado para porta NAND. A figura 6, exibe o formato de onda da porta NOR.

[pic 6]

Figura 6 – Porta NOR

  1. Conclusão

Observa-se que o software Electric, possui grande capacidade de projeto de circuitos integrados e para uma primeira etapa de elaboração de chips. Fornecendo ferramentas poderosas de simulações, de forma a prever possíveis imprevistos na fabricação de chips. Aliado ao LTSpice ou possíveis outros softwares de simulação é possível mitigar prováveis problemas de fabricação e otimizar as etapas de produção de chips.

...

Baixar como (para membros premium)  txt (2.8 Kb)   pdf (482.9 Kb)   docx (144.4 Kb)  
Continuar por mais 1 página »
Disponível apenas no TrabalhosGratuitos.com