Eletronica Digital

FACULDADE ANHANGUERA EDUCACIONAL

CURSO DE ENGENHARIA DE CONTROLE E AUTOMAÇÃO

Eletrônica Digital

Lucas Aparecido de Mato Ra: 5206956411 Semestre: 5

Lucas Ferraz Visnardi Ra:3708598437 Semestre: 6

Edson Netto Ra:8483180328 Semestre: 6

Edson Nogueira Lima Ra:7626702382 Semestre: 5

Leonardo Di Giacomo Ra:4211800692 Semestre: 6

Gustavo dias Costa Ra:3711635583 Semestre:6

Lucas V.C. Cosimatti Ra:4242742830 Semestre:6

JUNDIAÍ 06, Novembro/2014

PROFESSOR: JEFFERSON NATALINE

SUMÁRIO

ETAPA3 2

Introdução 2

Contadores assíncronos 2

Contador assíncrono crescente 2

Contadores com módulo < 2N 4

Contadores de década 5

Contador assíncrono decrescente 5

Contador assíncrono ascendente-descendente 7

Atrasos de propagação de contadores assíncronos 7

Contadores síncronos 8

Contador síncrono ascendente 8

Contadores síncronos decrescentes 9

Contadores com carga paralela 9

Contador síncrono crescente-decrescente 9

Aplicações com contadores 10

Contadores BCD 10

Contadores como divisores de freqüência 11

Circuitos integrados de contadores 12

Passo 3 13

Bibliografia complementar 15

 

ETAPA3

Introdução

Os flip-flops têm funções ilimitadas em sistemas digitais. Podemos associá-los e utilizá-los como contadores, registradores, e muitos outros circuitos.

Os contadores são classificados basicamente em dois grandes grupos:

• assíncronos – possuem um sinal de clock que é dividido até o último FF.

• síncronos – utilizam um sinal de clock comum a todos os FF.

Também existe um grupo especial denominado “Contadores em Anel” que são obtidos diretamente dos registradores de deslocamento.

Contadores assíncronos

Estes contadores também são conhecidos como seriais ou contadores por pulsação (rip- ple counter). Tal nome advém do fato dos flip-flops (FF) do contador não serem dispara-dos diretamente pelo sinal de clock. Cada FF é disparado pela saída do FF anterior. Esta característica torna estes contadores limitados em termos de velocidade, pois o tempo de ativação (tempo de resposta) é dado aproximadamente pela soma dos tempos de atraso de propagação de cada FF. Também podem ocorrer glitches (pulsos não deseja-dos), se usado decodificadores para indicar a ocorrência de uma determinada saída (contagem).

Contador assíncrono crescente

Um circuito típico de um contador assíncrono crescente construído com FF do tipo JK é mostrado na Fig. 5-1. Os FF JK estão com ambas entradas J e K permanentemente em nível alto, estando configuradas portanto como FF tipo T. Cada FF é disparado pela saída Q do FF anterior.

Fig. 5-1 Contador assíncrono crescente

O contador tem como conteúdo (estado interno) a contagem do número de transições negativas do clock, de forma que quando ocorre uma transição o conteúdo é incrementado de uma unidade. O conteúdo do contador é dado pelo número binário DCBA, onde A é o bit LSB (bit menos significativo) e D é o bit MSB (bit mais significativo).O modulo (MOD) de um contador é o seu número de estados distintos, portanto, o módulo de umcontador com N FF pode ser no máximo o número de possíveis saídas (2N). A Fig. 5-3 mostra os estados de contagem de um contador assíncrono com 4 FF (4 bits). Podemos perceber que após 16 transições de clocks o contador reinicia a contagem. Por isso, este contador é de MOD-16, ou seja, tem 16 estados distintos (00002 até 11112). Nos contadores assíncronos, a freqüência do clock é dividida por 2 em cada FF, ou seja: na saída A temos clock/2, e na saída D temos clock/16. Portanto, os contadores assíncronos são divisores de freqüência e no último FF a freqüência de clock é dividida pelo módulo do contador.

Contadores com módulo < 2N

Para obter um contador com módulo menor do que 2N é necessário adicionar

um circuito decodificador para reiniciar a contagem antes de chegar ao valor

máximo (ou mínimo). A Fig. 5-4 mostra um contador MOD-6. Se não houvesse

a porta NAND ligada nas entradas CLR dos FF o módulo do contador seria

8. A seqüência de estados do contador MOD-6 é mostrada nas Fig. 5-5 e Fig.

5-6. Note que na transição do 6º clock o estado do contador passa temporariamente

pelo estado (1102), o qual faz com que a saída da porta NAND passe

para o estado BAIXO, causando o CLR nos FF, e conseqüentemente levando

o contador para o estado (0002).

O diagrama de transição de estados do contador de 3 bits MOD-6 é mostrado

na Fig. 5-7. No diagrama de transição as linhas contínuas indicam a passagem

pelos