ULA feita no logisim com blocos e conversão de binario para segmentos

[pic 1]

Universidade Federal do Pará

Instituto de Ciências Exatas e Naturais

Faculdade de Computação

Laboratório de Sistemas de Computação

        Experiência 07        

Nome: LHWMD

Matrícula: 

Data: 15/01/2021

Objetivo da experiência

Fazer uso de vários circuitos lógicos combinacionais e sequenciais desenvolvidos anteriormente para mostrar uma ULA de um processador

Descrição da experiência

• Montar uma ULA no Logisim que terá as seguintes operações, Soma de 4 bits, And de 4 Bits, Not de 4 Bits e um subtratator de 4 bits.
• Para que as operações sejam realizadas será necessária a entrada dos dados por meio de registradores paralelo-paralelo que forám feitos na experiência anterior.
• A saída deste circuito será ligada a um MUX de 4 bits para que seja possível escolher qual das operações será exibida em sua saída
• Sua saída então será ligada ao circuito criado anteriormente que consiste na junção de um TTL74247 e dois TTL74185 que são responsáveis pela conversão de binário para 7 segmentos, sendo então essa conversão exibida em dois displays de 7 segmentos.

1ª Parte

Explicação

Nesta primeira parte serão montados e explicados brevemente os circuitos individuais que serão usados para as operações da ULA.

Circuito

• Somador de 4 Bits

Abaixo temos um somador de 4 bits feito utilizando blocos pré-existentes do logisim capaz

[pic 2]

        Visão de bloco

Para uma o quesito de organização o bloco final deste somador fora alterado de tal forma que ficou assim

[pic 3]             [pic 4][pic 5]

• AND de 4 Bits

Abaixo temos um AND de 4 bits feito utilizando portas AND e sua função pode ser a de comparação.

[pic 6]

        Visão de bloco

Para uma o quesito de organização o bloco final deste somador fora alterado de tal forma que ficou assim

 [pic 7]             [pic 8][pic 9]

• NOT de 4 Bits

Abaixo temos um NOT de 4 bits com função de inverter as entradas A do circuito.

[pic 10]

        Visão de bloco

Para uma o quesito de organização o bloco final deste somador fora alterado de tal forma que ficou assim

 [pic 11]             [pic 12][pic 13]

• Subtrator de 4 Bits

Abaixo temos um subtrator de 4 bits feito utilizando blocos pré-existentes do logisim.

[pic 14]

        Visão de bloco

Para uma o quesito de organização o bloco final deste somador fora alterado de tal forma que ficou assim

 [pic 15]             [pic 16][pic 17]

2ª Parte

Nesta segunda parte serão mostrados os componentes que serão utilizados para a entrada e saída de dados que nesse caso será o registrador paralelo-paralelo e o decodificador de binário para sete segmentos

• Registrador paralelo-paralelo

Abaixo temos um registrador paralelo-paralelo que permite com que dados sejam armazenados de forma paralela o que faz com que sejam necessárias várias vias de entrada de dados.

[pic 18]

Abaixo podemos observar que é escrito o dado 10001 nas vias de entrada, porém o mesmo só será escrito na ativação do clock.

[pic 19]

Abaixo podemos ver os dados gravados graças a ativação do clock

[pic 20]

        Visão de bloco

Para uma o quesito de organização o bloco final deste somador fora alterado de tal forma que ficou assim

 [pic 21]             [pic 22][pic 23]

• Decodificador Binario para 7 Segmentos

Abaixo temos um decodificador de binário para 7 segmentos que fora feito utilizando os chips TTL 74247 e 74185 na seguinte configuração

[pic 24]

        Visão de bloco

Para uma o quesito de organização o bloco final deste somador fora alterado de tal forma que ficou assim

[pic 25]              [pic 26][pic 27]

3ª Parte

• ULA

Abaixo temos o circuito completo da ULA que terá seu funcionamento exemplificado

[pic 28]

Funcionamento

Seu funcionamento se dá primeiro pela inserção de dados nos registradores usando as chaves seletoras A0-A3 ou B0-B3 e a gravação destes dados é feita por meio da ativação do clock que permite com as operações sejam feitas. Após o dado ser guardados nos registradores e passados para todas as operações e o resultado da operação a ser disposto será feito pelo MUX onde se tem as chaves seletoras S1 e S0, onde S00 é a operação de soma, S01 AND, S10 NOT e por fim S11 subtração