Resistores não Lineares

Universidade Federal de Campina Grande

Centro de Engenharia Elétrica e Informática

Departamento de Engenharia Elétrica

Laboratório de Circuitos Lógicos – 2015.2

Preparação do Experimento 4: Multiplexadores e Demultiplexadores

Objetivos

Este experimento consiste na realização de quatro montagens específicas e possui como objetivo geral o estudo das funções de multiplexação e de demultiplexação. Consiste, ainda, no estudo e utilização de circuitos integrados MSI que implementam essas funções, como o multiplexador e o demultiplexador, bem como, na utilização do multiplexador como um Bloco Lógico Universal - BLU. Para tanto, é realizada a montagem e a verificação do funcionamento de quatro circuitos lógicos correspondentes às seguintes montagens específicas:

• Sistema de Multiplexação 8 : 1.
• Sistema MUX – DEMUX.
• Bloco Lógico Universal.
• Implementação de um sistema digital simples.

1. Sistema de Multiplexação 8 : 1

Objetivo Específico: implementação e verificação do funcionamento do Sistema de Multiplexação 8:1, que utiliza o MUX 74151, projetado como um seletor de dados de oito canais distintos.

Atividades:

1. Realizar a especificação de um MUX 8:1 que implementa a função Z = f(S,I), em que Z é a saída, S representa as entradas de controle de seleção, e I são as entradas de dados, por meio de: (i) apresentação do bloco lógico utilizado para representá-lo (usando a convenção de índices apropriada para representar os bits de I e de S); (ii) descrição das entradas de dados recebidas e da utilização das entradas de controle para produzir a saída; e (iii) apresentação da tabela-verdade correspondente;
2. O multiplexador fornecido pelo CI 74151 possui uma entrada de habilitação S (NBA), três entradas C B A de controle de seleção, oito entradas de dados D0, D1, ..., D7, uma saída de dados W invertida, e uma saída de dados Y nominal, conforme representado na Fig. 1. Analise a folha de dados (datasheet) no CI 74151 e apresente o diagrama lógico e a tabela verdade do MUX 8:1 fornecido por esse CI.
3. Justifique como CI’s  MUX 4:1, fornecidos por CI’s 74153, podem ser utilizados para implementar um MUX 8:1, apresentando o diagrama lógico da solução final.

[pic 1]

Fig. 1: Bloco lógico do MUX 8:1 fornecido pelo CI 74151.

1. As fontes de dados que serão utilizadas no teste do sistema de multiplexação 8:1 para implementação da multiplexação no tempo (TDM), são as seguintes:

• I0(t): Sinal do tipo nível, obtido a partir de uma chave [   ];
• I1(t): Sinal obtido a partir da saída [0,1 Hz] do gerador de ondas quadradas;
• I2(t): Sinal obtido a partir de uma chave [  ];
• I3(t): Sinal obtido a partir da saída [ 0,5Hz] do gerador de ondas quadradas;
• I4(t): Sinal obtido a partir de uma chave [  ];
• I5(t): Sinal obtido a partir da saída [1Hz] do gerador de ondas quadradas;
• I6(t): Sinal obtido a partir de uma chave [  ];
• I7(t): Sinal obtido a partir da saída [10 Hz] do gerador de ondas quadradas;

1. Apresentar o diagrama elétrico correspondente ao diagrama lógico obtido para o Sistema de Multiplexação 8 : 1, mostrando como o CI 74151 pode ser utilizado para implementar o MUX 8:1, e relacionar os dispositivos necessários para a montagem e o teste desse circuito (observar a ordem dos bits das entradas, para a atribuição das chaves);

1. Sistema MUX – DEMUX

Objetivo Específico: Especificação, implementação e verificação do funcionamento de um sistema MUX – DEMUX para oito canais de dados, implementado por meio da interligação de um multiplexador 8:1 a um demultiplexador 1:8 (decodificador 3:8) implementado pelo CI 74138.

Atividades:

1. Realizar a especificação de um DEMUX 1:4 que implementa a função D = f(S,E), em que D são as saídas de dados, S são as entradas de controle de seleção e E é a entrada de dados, por meio de: (i) apresentação do bloco lógico utilizado para representá-lo (usando a convenção de índices apropriada para representar os bits de D e S); (ii) descrição das saídas de dados produzidas e da utilização das entradas de controle para selecionar a saída; e (iii) apresentação da tabela-verdade correspondente;
2. Realizar o projeto desse circuito, deduzindo a expressão lógica para a saída, a partir da interpretação lógica da tabela-verdade, e apresentando o diagrama lógico correspondente (considerar a utilização de CI’s, com inversores e portas AND de três entradas);
3. Realizar a especificação de um Sistema MUX – DEMUX, obtido pela interligação entre o Sistema de Multiplexação 8:1 (CI 74151), já montado no experimento 1, e o DEMUX 1:8,  usando o CI 74138, por meio de: (i) apresentação do diagrama lógico utilizado para representá-lo (usar os blocos lógicos que representam o MUX e o DEMUX); e (ii) descrição de como as entradas de controle são utilizadas para realizar as operações de multiplexação e de demultiplexação, de modo a garantir a comunicação entre cada uma das oito fontes de dados Ii(t) e cada destino Di (usando as fontes de dados descritas no experimento anterior) e os destinos definidos da seguinte maneira:  para o MUX 74151 associar três chaves para as entradas de seleção (B C A) e para o DEMUX tomar as mesmas três chaves usadas  para as entradas de seleção do MUX só que agora na ordem invertida (A B C), de modo que, por exemplo,  a entrada I1(001) do MUX vai corresponder à saída D4(100) do DEMUX, respectivamente.

1. Apresentar o diagrama elétrico completo do sistema MUX: DEMUX utilizando os CI’s - MUX 74151 (8:1) e o DEMUX 74138 (1:8)/(Decodificador 3:8).

1. Bloco Lógico Universal

Objetivo Específico: Especificação, implementação e verificação do funcionamento de uma função lógica de quatro variáveis, f(D,C,B,A)  com o projeto realizado a partir de um multiplexador 8:1, utilizado como Bloco Lógico Universal.

Função a ser implementada: Y = f (D,C,B,A)  = [pic 2]m (0, 2,5, 7, 9, 13,14,15).

Atividades:

1. Realizar a especificação da função a ser implementada, apresentando a tabela-verdade e o bloco lógico utilizado para representá-la;
2. Apresentar a expressão da função Y= f(D,C,B,A) na forma da soma de produtos. Apresentar a expressão lógica da saída Z de um MUX 8:1 em função das entradas de dados I0, I1, I2, I3, I4, I5, I6, I7  e das entradas de seleção S2,S1 e S0.
3. Comparar as expressões obtidas nos itens A e B, e apresentar as relações necessárias para que sejam equivalentes.  Mostrar que é possível implementar a função Y = f(D,C,B,A) com um MUX 8:1, utilizado como Bloco Lógico Universal – BLU: estabelecer o que deve ser feito para obter a implementação desejada, com a finalidade de obter as expressões de cada entrada de dados I e de seleção S do MUX 8:1;
4. Apresentar o diagrama lógico correspondente ao circuito que implementa essa função, representando o multiplexador por meio de seu bloco lógico;
5. Apresentar o diagrama elétrico para mostrar como o MUX 8:1 (representado pelo diagrama elétrico da montagem Sistema de Multiplexação 8:1) é utilizado, e relacionar os dispositivos necessários para a montagem e o teste desse circuito.

1. Projeto de um Sistema Detector de Paridade

Objetivo Específico: Especificação e implementação e verificação do funcionamento de uma função lógica P(D,C,B,A) de quatro variáveis, que implementa um detector de paridade ímpar  (ou seja, a função P deve ser 1 sempre que o número de 1’s da palavra for ímpar) com o projeto realizado a partir de: 1) um multiplexador 8:1, utilizado como Bloco Lógico Universal e 2) com portas lógicas.

...